微计算机原理(第2版)第五章课后习题答案潘名莲马争丁庆生编著.pdfVIP

第五章 主存储器 5-1 试简述ROM 和RAM 的区别。 解：ROM 和RAM 都是半导体存储器。ROM 称为只读存储器。存储单元中的信息可一次写 入多次读出。当ROM 存储器芯片掉电时，存储单元中的信息不会消失。因此又称ROM 为 固定存储器。RAM 称为随机存取存储器。存储单元中的信息可根据需要随时写入或读出。 但当RAM 存储器芯片掉电时，存储单元中的信息将会消失。因此又称RAM 为易失性存储 器。 5-2 试简述SRAM 和DRAM 的区别。 解：SRAM 和DRAM 都是随机存取存储器。SRAM 称为静态随机存取存储器，每一存储单 元由6 个MOS 场效应管够成，相对集成度低。 DRAM 称为动态随机存取存储器，每一存储单元由 1 个MOS 场效应管加 1 个电容构成， 相对集成度高。应用中，SRAM 较简单，因无电容，不需要电容的外围刷新电路；DRAM 较复杂，因有电容，需要电容的外围刷新电路。 5-3 试简述ROM、PROM、EPROM 和EEPROM 的区别。 解：ROM、PROM、EPROM 和EEPROM 都是只读存储器，但制造工艺不同应用条件也不 同。ROM 是掩膜型ROM，存储内容在生产时已经固化，故不能修改；PROM 是一次编程 型ROM，当第一次写入内容后就不能再修改；EPROM 和EEPROM 都是多次编程型ROM， 即可向存储单元中多次写入新的内容，；两者所不同的是，对原内容的擦除方法不同，EPROM 用紫外线光进行擦除而EEPROM 用电进行擦除。 5-4 试简述线选法、部分译码法和全译码法的区别。 解： 线选法可用CPU 的片选地址线直接控制存储器芯片的片选端，故不需要额外的电子器 件；其优点是简单实用，但因每条片选地址线仅能控制某个存储器芯片的片选端，片选地址 线的利用率低，并且存储空间不连续，存储空间范围有限。 部分译码法用CPU 的片选地址线中的一部分地址线参加译码，用译码输出线控制存储 器芯片的片选端。由于要译码，此法需要译码器芯片。由于仅部分片选地址线参加译码， CPU 不能对全寻址范围进行寻址，并且每一个存储单元有多个地址值对应，即重叠地址。 全译码法用CPU 的片选地址线中的全部地址线参加译码，用译码输出线控制存储器芯 片的片选端。由于所有片选地址线都参加译码，CPU 可对全寻址范围进行寻址，并且每一 个存储单元仅有一个地址值对应，可方便存储系统的扩展。 5-5 试简述译码器的作用。 解：译码器用于存储器片选控制的部分译码法和全译码法，译码器的特点是，若有 N 位译 码输入，则产生2N 位的译码输出，并且2N 位的输出有效电平中仅有一位为高电平或者低电 平，而其余位均为低电平或高电平。输出的2N 位有效电平位与输入位的编码有关。常用译 码器有 1-2 译码器、2-4 译码器、3-8 译码器和4-16 译码器。 5-6 试简述SRAM 芯片上/CE、/OE、/WE 引脚的用途。 解：在SRAM 芯片的引脚中，除片内地址线引脚和数据线引脚外，/CE、/OE 和/WE 引脚的 控制在SRAM 的应用中非常重要。/CE 为SRAM 芯片片选控制，低电平有效，有效电平的 产生与 CPU 的片选地址线有关，控制方法有线选法、部分译码法和全译码法。/OE 和/WE 为SRAM 芯片的数据读/写控制，由CPU 的读/写控制线控制。对Intel 公司的 80X86 系列 CPU，CPU 的读/写控制线/RD 和/WR 与SRAM 芯片的读/写控制线/OE 和/WE 的连接是，/RD 接/OE 、/WR 接/WE 。当CPU 读操作时，/RD =0 且/WR=1, 有/OE=0 且/WE=1 。满足SRAM 的读条件。当CPU 写操作时，/RD =1 且/WR=0, 有/OE=1 且/WE=0 。满足SRAM 的写条件 。 对MOTOROMA 公司的68 系列CPU，CPU 的读/写控制线仅有一条，即R//W，与SRAM 芯片的读/写控制线/OE 和/WE 的连接是，R//W 接/WE，/OE 解地。当CPU 读操作时，R//W=1 ， 有/WE=1, 且/OE=0 ，满足SRAM 的读条件。当CPU 写操作时，R//W=0 ，有/WE=0, 且/OE=0 ， 满足SRAM 的写条件。 5-7 试简述DRAM 芯片上/CAS 、/RAS 引脚的用途。 解：SRAM 和DRAM 芯片在片内地址线引脚的设计上有所不同，若存储芯片的容量为2N ， SRAM 的片内地址线引脚数为N