基于FPGA数字跑表的设计与研究.docVIP

摘要 21世纪，电子技术快速发展。无线电、光纤、云计算和车载网络都是促进社会生产力发展的电子技术的代表性应用。社会逐渐步入小康，电子产品在体育竞赛中的使用也更频繁。数字跑表本质上是数字集成电路。它携带方便、实用，是各种类型运动的必备品。 该设计采用Altera的开发软件Quartus II，用于设计和仿真。本文先介绍FPGA现状和未来的发展，再介绍其采用的硬件描述语言Verilog?HDL，并且通过Verilog?HDL描述了数字跑表的工作流程及其原理，对设计的程序模块进行了详细的论述。在Quartus II软件环境中编译该程序来进行下载调试和验证。实物演示表明该设计方案可行，所设计的数字跑表具有一定的实用性。 设计实现的数字跑表具备计时/暂停、多次打点、复位的功能，精度可达0.01秒，满足设计要求的准确计时，整个设计展示了Quartus II软件在实验研发上的适用性，在数字系统上用Verilog?HDL语言编写的便捷性。 关键词：Quartus II；FPGA；数字跑表；EDA 第1章 绪论 1.1 研究目的和意义 跑表(StopWatch)是一种常用的测时仪器，数字跑表由电子设备设计，使用时间更长，计时更准确。本跑表包括计时，打点和清零等功能，是目前体育竞技的常用仪器，实用简单，携带方便。 如今，电子产品出现在我们身边的每一处，改变了我们的生活。在我们的生活中，手机上，手表上和公共场所里都有时钟。但是，数字跑表的一些功能和特殊用途是时钟无法媲美的。跑表具有独特的准确性和准确性，并且有不可更换的趋势。 在 \t /item/%E5%8C%97%E4%BA%AC%E7%94%B0%E5%BE%84%E4%B8%96%E9%94%A6%E8%B5%9B%E7%94%B7%E5%AD%90100%E7%B1%B3%E9%A3%9E%E4%BA%BA%E5%A4%A7%E6%88%98%E5%86%B3%E8%B5%9B/_blank 2015年举办的田径男子100米世锦赛中， \t /item/%E5%8C%97%E4%BA%AC%E7%94%B0%E5%BE%84%E4%B8%96%E9%94%A6%E8%B5%9B%E7%94%B7%E5%AD%90100%E7%B1%B3%E9%A3%9E%E4%BA%BA%E5%A4%A7%E6%88%98%E5%86%B3%E8%B5%9B/_blank 博尔特9秒79夺得冠军，第二名的加特林选手只差0.01秒，这短短的0.01秒的差距由电子计时系统进行确认。2019年世锦赛选拔赛，奥运名将张雨霏游出了57秒83，本赛季世界排名第一，拥有0.01秒的优势。这种差距，即时是超高速的摄像机也难以分辨。运动员经过科学系统的锻炼，不断的创造新纪录，其对时间要求也更高，有时候差距只会有一毫秒，这就要求计时器足够精确。此外，数字跑表的开发将为未来的科学研究提供更可靠的时间参考和更准确的基础，如推进器计时，列车调速，以及类似于奥林匹克这样的比赛，能提供更好的参考。通过对数字跑表的设计和研究，延伸拓展至公平竞技，科研研究，为社会创造价值。 时间是生活中常用的计量单位，我们可以使用跑表来直接测量时间。跑表的准确性是它最基本的要求，它要求其有够小的计时单位，并且显示模块要灵敏。随着人类科技的发展，对其使用要求也在提高。数字跑表不仅仅是一个计时工具，在实际使用中还有其他用途。精度高，功能强，功耗低是数字跑表将来的发展趋向。因此，研究数字跑表是社会发展的必然需求。 数字跑表是一种计时装置，它使用电子电路实现分钟，秒和百分秒的数字显示，实物通常由晶体振荡器，机械按键，FPGA芯片，EPCS存储器，74HC161芯片，数码管组成。这些是常用的电子基本器件。市场上有成熟的硬件芯片，价格便宜。 目前，我们可以通过多种方法来设计数字跑表。例如，使用中小型的集成电路来设计数字跑表;专用的FPGA芯片可与显示电路和所需的外围电路一起使用，形成数字跑表;并且可以使用单片机来实现数字跑表等。这些方法各有特点，当代EDA技术设计灵活，可以使系统结构更简单，体积更小、成本更低，具有良好的嵌入和移植能力。体现了数字电路芯片化的思想。在数字电路系统设计中，逻辑器件的可编程性具有较大优越性[1]。在硬件应用程序中，Verilog HDL语言是广泛使用的描述，在用VHDL语言进行编程时只需描述各信号或者变量之间的逻辑关系，而不需要受到实际信号流向的约束。在设计过程中，以一片集成器件代替了多片中小规模的芯片，将该集成器件分为两部分:端口和内部功能算法实现。用于数字系统设计，在一定程度上减少了工作时间，效率得到大大的提高。所以在设计数字系统电路时，应优先选用该设计方法[2]。 1.2 研究主要内容 本文介绍了使用FPGA来设计的数字