综合设计实例频率计.pptxVIP

综合设计实例2023/5/241--简易数字频率计电子通信工程学院 于玉亭 综合设计实例--简易数字频率计教学目的：熟练应用常用数字电路的VHDL设计；熟悉复杂数字电路的分析与设计过程；掌握自顶而下的顶层设计方法。重点2023/5/242 在电子技术中，频率是最基本的参数之一，许多测量方案和测量结果都与频率有十分密切的关系，因此频率的测量就显得更为重要。数字频率计是一种最基本的测量仪器，它广泛的应用于航天、测控、通讯、微波器件等领域。2023/5/243综合设计实例--简易数字频率计 综合设计实例--简易数字频率计2023/5/244 综合设计实例--简易数字频率计顶层设计2硬件验证测试4设计要求31编程及仿真32023/5/245 1、设计要求简易频率计2023/5/246简易数字频率计的VHDL设计。要求：四位十进制频率计，测量范围1-9999Hz，测量精度1Hz。四个七段数码管稳定显示测量结果。 七段数码管驱动电路简易频率计2、顶层设计2023/5/247计数器记下1秒内出现的上升沿个数 简易频率计工作时序图12、顶层设计2023/5/248 序控电路时计数器制计数器简易频率计2、顶层设计七码动段数管驱电路七段数码管驱动电路提供计数使能和清零信号2023/5/249使能清零 简易频率计工作时序图22、顶层设计2023/7/2110 段数管驱电路计器时序制电简易频率计2、顶层设计锁存器信号时序控制电路使能控路清零使能计数器清零数锁存器七码动七段数码管驱动电路2023/7/2111 简易频率计工作时序图32、顶层设计2023/7/2112 七段数码管驱动电路计数器时序控制电路简易频率计锁存器2、顶层设计使能清零锁存控制信号扫描信号2023/7/2113 七段数码管驱动电路计数器时序控制电路锁存器使能清零锁存控制信号2、顶层设计扫描信号计 数 器 ：记录待测信号1秒内上升沿个数锁 存 器 ：把计数器的最终结果存储下来 七 段 数 码 管：显示锁存器结果时序控制电路：为计数器提供使能和清零时序，为锁存器提供锁存时钟，为七段数码管显示提供扫描信号。2023/7/2114 3、编程及仿真2023/7/2115设计各个模块顶层实体调用 3、编亲程及姿仿真顶层设铜计县文件2023/7/2116 4、硬沙件验欺证测饺试1KH医z1Hz竹待测信顿号20伸23犁/5塘/19动17 4、硬彻件验军证测榨试硬件崭测试球结果20天23数/5卧/19诞18 小结通过剩顶层值设计版分析歉把简攀易频勿率计靠分为逆时序互控制移电路、计数器、锁存器、七段数码管驱动电路等四扁大模块构成。每个模块由基本的数字电路构成。顶层文件调用每个模块实现设计功能。20券23漆/5杏/19舌19 谢谢休！20宜23冻/5贺/19娃20