组合半加器、全加器及乘法器电路的设计.docxVIP

组合半加器、全加器及乘法器电路的设计 一、实验目的 熟悉组合逻辑电路的特点及一般分析方法。 学习组合半加器电路的功能及测试。 学习组合全加器电路的功能及测试。 学习两位组合乘法器电路的功能及测试。 学习反相器、与门、或非门等集成电路的检测。 提高学生实际动手操作能力。 提高学生检查及排除电路故障的能力。 增强学生组合逻辑电路的综合设计和分析能力。 二、实验器材 虚拟实验设备 操作系统为Windows XP 的计算机 1 台 Electronics Workbench Multisim 8.x～9.x 电子线路仿真软件 1 套 CC直流电源V 1 个 CC 逻辑探头 4 个 逻辑开关 4 个 逻辑分析仪 逻辑转换器 字信号发生器 1 个 1 个 1 个 电阻（1KΩ，1/4W） 4 个 六反相器 2 个 二输入端四与门 3 个 二输入端四或门 2 个 二输入端四异或门 1 个 实际工程实验设备 数字系统综合实验箱 1 台 数字万用表 1 台 六反相器 2 个 二输入端四与门 3 个 二输入端四或门 2 个 二输入端四异或门 1 个 三、实验原理及实验电路 组合逻辑电路的一般设计步骤：根据设计任务和要求列出该电路的真值表，利用卡诺图等方法从真值表中得到电路输入与输出的逻辑函数 （即电路输入与输出的逻辑表达式）。根据给定实验的元器件，从而 得出组合逻辑电路。 二输入端异或门XOR2 的逻辑函数为 Y=A B + A B，其特点是“相同输出 0，相反输出 1”。 二输入端或门OR 的逻辑函数为 Y=A+B，即两个输入端只要有一个输入端为“1”，输出即为“1”，只有两个输入端同时输入为“0”，输出才为“0”。 半加器有两个输入端，即被加数A 和加数B；两个输出端，即A、B 之和数S 以及进位C。这里用二输入端四异或门 74LS86 一块以及二输入端四与门 74LS08 一块组成半加器。表 9-1 为组合半加器的真值 表。 表 9-1 组合半加器电路真值表输 入 输 出 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 组合全加器电路有三个输入端，即被加数A，加数B，低位向本位的 进位数C0；两个输出端即A、B、C0 之和数S 以及进位C。这里用二输入端四异或门 74LS86 一块、二输入端四与门 74LS08 一块、二输入端四或门 74LS32 一块组成组合全加器电路。表 9-2 为组合全加器 电路的真值表。 表 9-2 组合全加器电路真值表 输 入 输 出 A B C 0 S C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 两位乘两位组合乘法器电路有四个输入端，即被乘数A、B 和乘数C、 D；四个输出端即D 路的真值表。 、D 、D 3 2 、D 。表 9-3 为两位乘两位组合乘法器电 1 0 出DD3 出 D D 3 2 1 0 0 0 0 0 0 0 0 0 输 入 输 A B C D D D 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 0 1 四、实验步骤 1、组合半加器电路的设计。 （1）根据自己设计的电路，从元件库中调出各个元器件，放在电子工作平台上，输入采用高低电平逻辑开关（或接字信号发生器），输出采用逻辑探头或发光二极管（或逻辑分析仪）。画原理图时应注意 元器件在电子工作平台的布局要合理，疏密适当，输入输出关系清楚， 而且原理图应比较美观。 （2）电路仿真。单击仿真开关，进行仿真分析。通过逻辑开关在电路电路输入端加上“0”或“1”，根据逻辑探头的明暗变化（逻辑探头亮时输出为“ 1”，暗时输出为“ 0”），验证电路真值表的正确性。 （或设置好字信号发生器，单击仿真开关，根据逻辑分析仪显示的结果验证电路真值表的正确性。） 2、组合全加器电路的设计。（同实验步骤 1） 3、两位乘两位组合乘法器电路的设计。（同实验步骤 1） 五、思考题 写出组合半加器电路的设计原理，实验实施的过程及实验的结果。画出输入与输出的波形图，并画出实验原理图。 写出组合全加器电路的设计原理，实验实施的过程及实验的结果。画出输入与输出的波形图，并画出实验原理图。 写出两位乘两位组合乘法器