EDA导论及VHDL技术实验资料.docxVIP

PAGE PAGE 10 EDA 导论及 VHDL 技术实验 实验一 在 QuartusII6.0 中用原理图输入法设计 1 位全加器 一、实验目的 1、熟悉利用QuartusⅡ6.0 的原理图输入方法设计简单组合电路。 2、掌握层次化设计的方法，并通过 1 位全加器的设计把握利用 EDA 软件进行原理图输入方式的电子线路设计的详细流程。 二、实验内容 1 位全加器可以用两个半加器及一个或门连接而成，因此首先需要完成半加器的设计。 半加器及全加器的的电路原理图分别如图1-1 和 1-2 所示。 图 1-1 半加器原理图 图 1-2 全加器原理图 半加器和全加器的设计操作步骤如下，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试。 1、启动QuartusⅡ6.0 软件 双击计算机桌面上的“QuartusⅡ6.0”图标，进入 QuartusⅡ6.0 开发环境，如图 1-3 所示。 图 1-3 QuartusⅡ6.0 开发环境 2、建立新工程 指定工程名称 图 1-4 建立新工程 单击“File”菜单下的“New Project Wizard…”命令，如图 1-4 所示。点击“Next”，弹出如图 1-5 所示的对话框，在此对话框中自顶向下分别输入新工程所在路径（磁盘和文件 夹名）、工程名和顶层实体的名字，工程名要和顶层实体的名字相同。本例中建立的工程名称为“f_adder1”，即全加器的文件名为“ f_adder1”。注意：新工程所在路径（磁盘和文件夹名）必须定义，如果直接放在根目录下而没有放在某个文件夹中的话，那样是不行的，如果输入的文件夹不存在，那么会直接创建一个文件夹放入。 图 1-5 指定工程的基本信息 选择需要加入的文件和库 单击图 1-5 中的“Next”按钮，此时，如果文件夹不存在的话，系统会提示用户是否创建该文件夹，选择“Yes”按钮后会自动创建。接下来弹出图 1-6 所示的对话框。如果此设计中包括其他设计文件，可以在“File name”的下拉菜单中选择文件，或者单击“Add All” 按钮加入在该目录下的所有文件。如果需要用户自定义的库，单击“User Libraries…”按钮进行选择。本例中没有需要添加的文件和库，直接单击“Next”按钮即可。 图 1-6 添加文件对话框 选择目标器件 在弹出的对话框中选择目标器件，如图 1-7 所示。在“Target device”选项下选择“Auto device selected by the Fitter”选项，系统会自动给所设计的文件分配一个器件；如果选择“Specific device selected in‘Available devices’list”选项，用户需指定目标器件。在右侧的“Show in ‘Available device’ list”选项下，选择器件的封装类型（Package）、引脚数量（Pin count）和速度等级（Speed grade）以便快速查找用户需要指定的器件。 本例中目标器件由用户来指定，也就是选择“ Specific device selected in‘Available devices’list”选项。器件类型（Family）一栏选择“Cyclone”， 封装类型（Package）一栏选薄四方扁平封装“ TQFP”，引脚数量（Pin count）选 144 引脚，速度等级（Speed grade）为 8 级，注意选择的 Available devices 为 EP1C3T144CB。 选择第三方 EDA 工具 单击图 1-7 中的“Next”按钮后进入第三方工具选择对话框，如图1-8 所示。用户可以选择所用到的第三方工具如 ModleSim、Synplify 等。本例中没有调用第三方工具。 图 1-7 器件类型设置 图 1-8 EDA 工具设置 结束设置 图 1-9 工程信息概要 单击图 1-8 中的“Next”按钮后进入最后确认的对话框，如图1-9 所示。从对话框中可以看到建立的工程名称、选择的器件和第三方工具等信息，如果无误的话，单击“F Inish”按钮，出现如图 1-10 所示的窗口，在资源管理窗口中可以看到名称为“f_adder1” 的工程。 3、建立半加器文件 在图 1-10 中，单击“File”菜单下的“New”命令或者用快捷键Ctrl+N，弹出新建对话框，如图 1-11 所示。在“Device Design Files”页面中共有 6 种编辑方式，分别对应着不同的编辑器。本例中选择原理图 /图表模块文件，首先绘制半加器原理图。双击“ Block Diagram/Schematic File”选项或者选中该项后单击“OK”按钮，文件建立成功，如图 1-12 所示。 图 1-10