VGA显示控制资料.docxVIP

PAGE PAGE 10 基于FPGA 的VGA 显示控制摘 要 VGA（Video Graphics Array）即视频图形阵列，是 IBM 公司 1987 年推出的一种传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛应用。 本次课程设计是基于FPGA 和主芯片为 EP4CE30F23C8N 的ALTER 公司的开发板Cyclone IV 来实现的。数字图像信息在 VGA 接口显示器正确、完整地显示,涉及到时序的构建和数字图像信息的模拟化两方面,提出一种能够广泛应用的 VGA 显示接口方案,详细阐述了数字图像数据DA 转化并输出到VGA 接口显示器显示的方法,其中包括接口的硬件设计、视频 DA 转换器的使用方法、通过 FPGA 构造 VGA 时序信号的方法等等。方案可以应用于各种仪器,数字视频系统、高分辨率的彩色图片图像处理、视频信号再现等。 课设主要用到的芯片是 ADV7123，它是一款高速、高精度数模转换芯片。拥有 三路十位 D/A 转换器，能够将代表颜色的数据锁存到数据寄存器中，然后通过 D/A 转换器转换成模拟信号输出，得到我们要的色彩。 VGA 显示的硬件设计和原理 FPGA 主芯片 课程设计所用开发板的主芯片是EP4CE30F23C8N——Cyclone IV，其由Altera 公司开发，值得注意的是该开发板所支持的QUARTUS II 的版本较高，并且11.0 的版本较12.0 的版本编译好的程序更好下载。 1.2 ADV7123 图-1 实现 VGA 的控制显示主要用到的芯片就是 ADV7123，ADV7123 由完全独立的三个I0 位高速 D/A 转换器组成,RGB（红绿蓝）视频数据分别从 R9~R0、G9~G0、B9~B0 输入， 在时钟CLOCK 的上升沿锁存到数据寄存器中，然后经告诉 D/A 转换器转换成模拟信号。三个独立的视频 D/A 转换器都是电流型输出，可以接成差分输出，也可以接成单端输出。DE2-115 上按单端输出，在模拟输出端用75 欧姆电阻接地，以满足工业标准。低电平有效的 BLANK 信号为复合消隐信号，当BLANK 为低电平时，模拟视频输出消隐电平，此时从R9~R0,G9~G0,B9~B0 输入的所有数据被忽略。BLANK 和 SYNC 都是在 CLOCK 的上升沿被锁存的。 图-2 是 ADV7123 的功能原理图： 图-2 图-3 是它的引脚图： 图-3 图-3 引脚功能描述： G0-G9，B0-B9，R0-R9：像素数据输入端口，上升沿来临锁存数据； BLANK：复合空白信号控制输入； CLOCK：65MHz 时钟输入端口； IOB，IOG，IOR：像素实时输出端口； SYNC：复合同步控制输入。 图-4 是 ADV7123 的时序图： 图-4 开发板与显示器的端口连接： 连接头如图-5 所示，15 个管脚里面 5 个是最重要的，他们包括三个基本红、绿、蓝三条基本色彩线和水平与垂直两条控制线，有这 5 条控制线，我们可以在屏幕上显示多种颜色，在开发板上，红、绿、蓝三条基本色彩每条都由10 条输入线控制，课设中用到其中 8 条，可以实现显示真彩色BMP 图像 图-5 图-6 是原理图： 图-6 同步时序的实现 VGA 时序原理 我们常把要显示的数据如图像处理结果存放到存储器里 ,如果要把显示存储器里的图像在 VGA 接口显示器显示 ,大多情况下 ,扫描时序是需要我们构造的。以1024@768,59.94 Hz(60 Hz)为例。VGA 工业标准规定,如图 2,每场信号对应 806 个行周期,其中 768 行为图像显示行,每场有场同步信号,该脉冲宽度为 6 个行周期的负脉冲;每显示行包括 1344 点时钟,其中 1024 点为有效显示区,每行有一个行同步信号负脉冲,该脉冲宽度为 136 个点时钟。这样我们可以知道,行频为 1344@59.94 Hz 即80559 Hz,需要的点时钟频率为:806@1344@59.94 Hz 约 65 MHz。 图 7 、8 行场同步信号时序图 图-7 图-8 同步信号,如场同步、行同步、符合同步信号可以在 FPGA 里构建。选取 65 MHz 的晶振作为点时钟 CLOCK 输入,将 CLOCK 输入到模等于 1344 的像素脉冲计数器中,当像素脉冲计数在 0 到 136 脉冲间输出低电平,其它输出高电平,以此作为行同步信号Hsys;然后以vga_hs 行节拍为单位进行计数,当计到 0 到 6 时输出低电平,其它输出高电平,当计了 806 个行同步信号时,计数器清 0,以此作为场同步信号 vga_vs。 根据图-9，可以控制在屏幕上显示不同的图形，要注意行消隐和场消隐时间。 图-9 其中行时序和场时序都要