74ls160组成n进制计数器.docxVIP

实验 74LS160 组成 n 进制计数器 一、实验内容 掌握集成计数器的功能测试及应用 用异步清零端设计 6 进制计数器，显示选用数码管完成。 用同步置零设计 7 进制计数器，显示选用数码管完成。二、演示电路 74LS160 十进制计数器连线图如图 1 所示。 图 1 74LS160 十进制计数器连线图 CLR：异步清零端 CLK：时钟输入端（上升沿有效） A- D：数据输入端ENP，ENT： 计 数 控 制 端 LOAD：同步并行置入控制端RCO：进位输出端 74160 的功能表如表 1 所示。由表 1 可知，74160 具有以下功能： ① 异步清零 当CR （CLR’）=0 时，不管其他输入端的状态如何（包括时钟信号 CP ），计数器输出将被直接置零，称为异步清零。 ② 同步并行预置数 在CR =1 的条件下，当 LD (LOAD’)=0、且有时钟脉冲 CP 的上升沿作用时，D0、 D1、D2、D3 输入端的数据将分别被 Q0～Q3 所接收。由于这个置数操作要与 CP 上升沿同步，且 D0、D1、D2、D3 的数据同时置入计数器，所以称为同步并行置数。 ③ 保持 在CR = LD =1 的条件下,当ENT=ENP=0,即两个计数使能端中有 0 时,不管有无 CP 脉冲作用，计数器都将保持原有状态不变(停止计数)。需要说明的是，当ENP=0, ENT=1 时，进位输出 C 也保持不变；而当 ENT=0 时，不管 ENP 状态 如何，进位输出 RCO=0。 ④ 计数 当CR = LD =ENP=ENT=1 时，74161 处于计数状态,电路从 0000 状态开始， 连续输入 16 个计数脉冲后，电路将从 1111状态返回到 0000 状态，RCO 端从高电平跳变至低电平。可以利用 RCO 端输出的高电平或下降沿作为进位输出信号。 表 1 74161 的功能表 输入 输出 CP CR LD P T D0 D1 D2 D3 × 0 × × × × × × × ↑ 1 0 × × a b c d Q0 Q1 Q2 Q3 0 0 0 0 a b c d × 1 1 0 1 × × × × 保持 × 1 1 × 0 × × × × 保持(C=0) ↑ 1 1 1 1 × × × × 计数 连上十进制加法计数器 160，电路如图 1 所示，给 2 管脚加矩形波，看数码管显示结果，并记录显示结果。 三、用 160 和与非门组成 6 进制加法计数器-用异步清零端设计 74160 从 0000 状态开始计数，当输入第 6 个 CP 脉冲（上升沿）时，输出 Q3 Q2 Q1 Q0＝0110，此时CR ? Q Q =0，反馈给CR 端一个清零信号，立即使 Q3 3 0 Q2 Q1 Q0 返回 0000 状态，接着, CR 端的清零信号也随之消失，74160 重新从 0000 状态开始新的计数周期。 反馈归零逻辑为代码中为 1 的 Q 相与非。CR ? Qn Qn 2 1 电路如图 2 所示，给 2 管脚加矩形波，看数码管显示结果，并记录显示结果。 图 2 用异步清零端设计 四、用 160 和与非门组成 7 进制加法计数器-用同步置零设计 计数器从 Q Q Q Q =0000 开始计数，当第 6 个 CP 到达后，计到 0110，此时 3 2 1 0 LD = Q Q =0。并不能立即清零，而是要等第 7 个脉冲上沿到来后，计数器被置 2 1 成 0000。不会用异步清零端那样出现 0110 过渡状态，这是与用异步清零端的差 别。用同步清零端设计计数器如图 3 所示，如 LD Qn 2 Qn ，则为七进制计数器。 1 图 3 同步清零端设计计数器 五、实验报告 实验名称、内容和实验电路。 说明同步置 0 与异步清零的区别？ 总结使用集成计数器的体会 五、试用同步十进制计数器 74LS160 接成 16 进制计数器 设计思路： 74LS160 是 10 进制计数器，要做成 16 进制计数器，先要做一个比 16 大的计时器。这里用两片 74LS160 接成一个 100 进制计数器，再通过置 0 法实现 16 进制计数。 设计电路：