监控程序与汇编语言程序设计实验精要.pptxVIP

实验一： 监控程序与汇编 语言程序设计实验 实验目的 • （ 1） 了解教学计算机的指令格式 、指令编码、 选择的寻址方式和具体功能。 • （2） 了解汇编语言的语句与机器语言的指令之间的 对应关系 ， 了解伪指令在汇编过程中的作用 ， 学习 用汇编语言设计程序的过程和方法。 • （3） 学习教学机监控程序的功能 、监控命令的使用 方法 ， 体会软件系统在计算机组成中的地位和作用。 • 1． 学习联机使用TEC-XP 教学实验系统和仿真终端软 件PCEC. • 2． 使用监控程序的R 命令显示/修改寄存器内容 、D 命令显示存储器内容 、E 命令修改存储器内容； • 3． 使用A 命令写一小段汇编程序 ， 用G 命令连续运行 该程序 ， 用T 、P 命令单步运行并观察程序单步执行情 况； 实验内容 由3个功能子系统组成： 1． 利用中小规模电路设计实现的16位字长的教学计算机系统； 2． 用中小规模电路设计实现的8位字长的教学计算机系统； 3． 用FPGA门阵列器件设计实现的单芯片CPU组成的教学计算机系统 。 TEC-XP实验系统 实验系统组成框图 教学计算机的硬件组成框图 教学计算机的硬件组成线路 • 实验系统的数字电路和逻辑设计的实验主要 通过对PLD器件GAL20V8或CPLD器件MACH的编程来实现 。 这2类芯片输入引脚和8或16个手拨开关相连接 ， 提供实验线路的输入信 号 ， 输出引脚和发光二极管指示灯相连接 ， 显示实验线路的运行结果 。 GAL20V8器件既可实现组合逻辑的逻辑功能 ， 也可以实现时序逻辑的逻辑 功能 。包括输入缓冲门 、输出反馈缓冲门 、 与门阵列 、输出逻辑宏单元 PLD器件 等 • 教学计算机的控制器主要线路在MACH 芯片内部实现。 • LATTICE MACH器件的性能特点： 第一个使用0 .25 微米技术制造的CPLD； 高性能 、 高密度 、 电可擦除CMOS CPLD； 集成度1,250 至20,000 个PLD 门 ， 32 至 512 个宏单元； 具有可编程低功耗操作模式 ， 可节省功耗 可提供高速度 ， 可提供-5ns 、-5 .5ns 、- 6ns 、-6 .5ns 、-7ns 、- 10ns 、- 12ns； PLD器件 • 指令操作码由8位组成（ IR15- IR8） ， 各位控制作用不同： • 1 . IR15 、 IR14 区分指令组： 0X表示A组 ， 10表示B组 ， 11表示 C、 D组； IR11区分C 、D组： IRH11=0为C组 ， IRH11= 1为D组 。 • 2 . IR13区分基本和扩展指令： IRH13=0基本指令 ， IRH13= 1扩展指 令； • 3 . IR12简化控制器实现 ， 暂定该位的值均为0； • 4 . IR11- IR8区分同一指令组中的不同指令 。 • 在字长为16位的教学计算机系统中 ， 指令是 16位的倍数 ， 支持单字指令和双字指令 ， 指令划分为基本指令 和扩展指令两大类 。 指令格式： 8位 4位 4位 统的指令格式 变 直 立 IO端口地址 / 相对偏移量 操作码 DR SR • 依照指令的执行步骤 ， 教学计算机的指令划为4组 。 • A组： 通用寄存器之间的数据运算或传送 ， 或其它几项特殊的操作， 在取指之后可一步完成 。 基本指令 ADD 、 SUB 、AND 、OR 、XOR 、CMP 、TEST 、MVRR、 DEC 、 INC 、 SHL 、 SHR 、JR 、JRC 、JRNC 、JRZ、 JRNZ 扩展指令 ADC 、 SBB 、RCL 、RCR 、ASR 、NOT 、CLC 、 STC 、EI、 CI 、JRS 、JRNS 、JMPR • B组： 完成的是一 次内存或I/O读 、 写操作 ， 在取指之后可两步完成 ， 第 一步把要使用的地址传送到地址寄存器AR中 ， 第二步执行内存 或 I/O读 、 写操作 。 基本指令 JMPA 、LDRR 、 STRR 、PUSH 、POP 、PSHF 、POPF、 教学实验系统的指令系统 • C组： 在取指之后可三步完成 ， 其中CALR指令在用两步完成 一 次写内存之后 ， 第三步执行寄存器之间的数据传送； 而其 它 指令在第一步置地址寄存器AR ， 第二步读内存并传送到地址 寄 存器AR ， 第三步执行另外一 次读 、 写内存的操作 。 扩展指令 CALR 、LDRA 、 STRA 、LDR