- 7
- 0
- 约1.65万字
- 约 13页
- 2024-03-27 发布于四川
- 举报
本发明公开了一种基于无掩模二次外延的micro‑LED芯片阵列的制备方法。本发明通过对GaN模板进行干法刻蚀,形成应力弛豫图形化GaN模板,再在应力弛豫图形化GaN模板基础上选区二次外延多量子阱等结构,有效避免对多量子阱区域进行干法刻蚀,从而避免了多量子阱的侧壁刻蚀损伤;应力弛豫图形化GaN模板使得n型掺杂的GaN受到的应力得到有效弛豫;在应力弛豫图形化GaN模板上生长的预应力层,所受到的压应力得到部分弛豫,面内晶格常数得到扩张,从而减小铟并入所需要的能量,增加多量子阱中铟的并入;在制备应力弛豫
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117766642A
(43)申请公布日2024.03.26
(21)申请号202311841111.0H01L27/15(2006.01)
(22)申请日2023.12.
您可能关注的文档
最近下载
- 浮法玻璃成形薄玻璃的温度控制方法介绍玻璃制造技术-(图文).pdf VIP
- 玻璃制造技术-薄玻璃退火存在的问题及注意事项(图文).pdf VIP
- 2025年水路运输年终工作总结.docx VIP
- 2025中国(辽宁)自由贸易试验区大连片区(大连保税区)面向国内外公开招聘笔试历年参考题库附带答案详解.pdf
- 邹仲之《组织学与胚胎学》4血液.ppt VIP
- 2025年水路运输工作总结和2026年工作计划.docx VIP
- ams抗菌药物管理课件.pptx VIP
- 传染病流行病学调查规范.docx VIP
- 砀山经济开发区市政道路工程(1-3标段)砀山经济开发区市政道路工程(1-3标段).doc VIP
- 2025年企业云会计在医药行业的应用与合规性报告.docx VIP
原创力文档

文档评论(0)