成都-电子科技大学-本科--836数字电路(数字逻辑设计)第八章(3).pptVIP

第8章时序逻辑设计实践;移位寄存器;移位寄存器型计数器;扭环计数器：;d;=((Q2’·Q1)’·Q3)’;利用通用寄存器74x194实现环形计数器;利用通用寄存器74x194实现扭环计数器;利用通用寄存器74x194实现扭环计数器;线性反馈移位寄存器（LFSR）计数器;RESET_L;伪随机序列

发生器;串/并转换;14;并串转换;CLK

CLR

SERA

SERB;顺序脉冲发生器;序列信号发生器;利用D触发器设计一个110100序列信号发生器;用计数器和数据选择器构成序列信号发生器;用移位寄存器构成序列信号发生器;CLK

CLR

S1

S0

LIN

DQD

CQC

BQB

AQA

RIN;移位寄存器实现序列检测功能;8.6迭代与时序电路;同步设计中的其他问题;同步系统结构;命令;时钟偏移;时序逻辑部分小结;第7章基本原理;第8章设计实践;计数器;移位寄存器;第7章教学大纲要求;第8章教学大纲要求;第8章作业