基于FPGA电子琴设计实验报告.pdfVIP

西南科技大学

电工学，电子技术学生实验报告

课程名称FPGA现代数字系统设计

实验名称硬件电子琴电路设计

姓名

学号********

班级电子0902

指导老师

评分

2012年4月19日

1.实验目的：

1．进一步熟悉QUARTUSII软件的使用。

2．学习和熟悉时序电路的设计，仿真和硬件测试。

3.学习利用数控分频器设计硬件电子琴实验。

2.实验原理：

1.主系统由3个模块组成，例1是顶层设计文件，其内部有三个功能模块（如图1所

示）：Speakera.v(例4)和ToneTaba.v(例3)，NoteTabs.v(例2)。

2.模块ToneTaba是音阶发生器，当8位发声控制输入Index中某一位为高电平时，则

对应某一音阶的数值将从端口Tone输出，作为获得该音阶的分频预置值；同时由

Code输出对应该音阶简谱的显示数码，如‘5’，并由High输出指示音阶高8度显示。

3.模块Speakera中的主要电路是一个数控分频器，它由一个初值可预置的加法计数器

构成，当模块Speakera由端口Tone获得一个2进制数后，将以此值为计数器的预

置数，对端口Clk12MHZ输入的频率进行分频，之后由Spkout向扬声器输出发声。

4.增加一个NoteTabs模块用于产生节拍控制（Index数据存留时间）和音阶选择信号，

即在NoteTabs模块放置一个乐曲曲谱真值表，由一个计数器的计数值来控制此真值

表的输出，而由此计数器的计数时钟信号作为乐曲节拍控制信号，从而可以设计出

一个纯硬件的乐曲自动演奏电路。

1.实验内容和步骤：

1.打开桌面上的QUARTUSII软件。

2.选择File菜单建立XULIEQI的工程(project)，参数按实验指导书设置。

由File-new,可打开下面的选项，选择VerilogHDLFile，按ok继续。在在打开的

空白文档，编辑顶层模块的Verilog描述，并保存。

modulesonger(Clk1,Clk2,Code1,High1,Spkout);

inputClk1,Clk2;

output[3:0]Code1;

outputHigh1,Spkout;

wire[10:0]Tone;

wire[3:0]ToneIndex;

wireQ1,Q2;

NoteTabsu0(.Clk(Q2),

.ToneIndex(ToneIndex));

ToneTabau1(.Index(ToneIndex),

.Code(Code1),

.High(High1),

.Tone(Tone));

Speakerau2(.Clk(Q1),

.Tone(Tone),

.SpkS(Spkout));

div_50u3(.Clk1(Clk1),

.Q1(Q1));