基于FPGA的电话卡计费器设计.pdfVIP

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

武汉工业学院

毕业设计(论文)开题报告

设计(论文)题目:基于FPGA的电话卡计费器设计

院(系)电气与电子工程学院

专业名称电子信息科学与技术

学生姓名

学生学号

指导教师

武汉工业学院毕业设计(论文)学生开题报告表

课题名称基于FPGA的电话卡计费器设计课题类型设计

课题来源纵向导师

学生姓名学号专业电子信息科学

开题报告内容:(调研资料的准备,目的、要求、思路与预期成果;任务完成的阶段、内容及

时间安排;完成设计(论文)所具备的条件因素等。)

一、工程背景

1.FPGA背景

FPGA是英文FieldProgrammableGateArray的缩写,即现场可编程门阵列,它是在可编

程阵列逻辑PAL(ProgrammableArrayLogic)、门阵列逻辑GAL(GateArrayLogic)、可编程

逻辑器件PLD(ProgrammableLogicDevice)等可编程器件的基础上进一步发展的产物。它是

作为专用采集成电路ASIC(ApplicationSpecificIntegratedCircuit)领域中的一种半定

制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

FPGA能完成任何数字器件的功能,上至高性能CPU,下至简单的74系列电路,都可以用FPGA

来实现。FPGA如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描

述语言自由设计一个数字系统。通过软件仿真,我们可以事先验证设计的真确性。在PCB完成

以后,还可以利用FPGA的在线修改能力,随时修改设计而不必改动硬件电路。使用FPGA来开

发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。PLD的这些优点使

得PLD技术在90年代以后得到飞速的发展,同时也大大推动了电子设计自动化EDA软件和硬件

描述语言VHDL的进步。

2.EDA背景

EDA技术是现代电子信息工程领域的一门新技术,同时也是现代电子设计技术和电子制造

技术的核心。EDA技术是依赖功能强大的计算机,在EDA工具软件平台上开发出来的一整套

电子系统设计的软硬件工具,并提供了先进的电子系统设计方法。

未来EDA技术将向深度和广度两个方面发展,有专家认为,21世纪将是EDA技术快速发

展的时期,并且EDA技术将是对21世纪产生重大影响的十大技术之一。

一般情况下,利用EDA技术进行电子系统设计,最终目标是完成专用集成电路ASIC的设

计和实现。基于可编程器件EDA技术主要包括如下四个要素:

(1)大规模可编程器件

可编程逻辑器件(PLD,ProgrammableLogicDevice)即部分功能可由软件程序更改的器件。

它是当前数字系统设计的主要硬件基础,是硬件编程语言VHDL的物理实现工具。可编程逻辑

器件使用计算机,利用软件,硬件对器件进行系列编程,然后通过程序指挥芯片配置连线和编

程器件,把应连接的元件,单元连接起来。根据用户编写的不同程序就可以制造出有不同电路

功能的器件。并在设计阶段进行仿真(Emulation)使得微电子设计实现了早期集成和软硬件联

合验证。

CPLD实际是一个子系统部件,具有可编程性和实现方案容易改动的特点。它具有更高的

集成度,它允许更多的输入信号,乘积和宏单元。CPLD内含多个I/O块和逻辑块。这些逻辑块

可以使用可编程内连线的布线来实现相互间联系。每一个逻辑块就相当于一片220V10和

236V18的PLD。有乘积阵列,乘积项分配机构和宏单元。I/O块通常具有逻辑功能和较强的I/O

控制功能。目前大部分CPLD器件还具有兼容

文档评论(0)

186****2228 + 关注
实名认证
文档贡献者

博士毕业生

1亿VIP精品文档

相关文档