I2C总结_原创文档.pdfVIP

从网上找的几个资料进行了整理

I2C（Inter－IntegratedCircuit）总线是由PHILIPS公司开发的两线式串行总线，用于

连接微控制器及其外围设备。是微电子通信控制领域广泛采用的一种总线标准。它是同

步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较

高等优点。

I2C总线特征

1、只要求两条总线线路：一条串行数据线SDA（双向），一条串行时钟线SCL；

2、每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机/从机关

系软件设定地址，主机可以作为主机发送器或主机接收器；

3、它是一个真正的多主机总线，如果两个或更多主机同时初始化，数据传输可以通

过冲突检测和仲裁防止数据被破坏；

4、串行的8位双向数据传输位速率在标准模式下可达100kbit/s，快速模式下可达

400kbit/s，高速模式下可达3.4Mbit/s；

5、连接到相同总线的IC数量只受到总线的最大电容400pF限制。

I2C总线术语

发送器：发送数据到总线的器件；

接收器：从总线接收数据的器件；

主机：初始化发送产生时钟信号和终止发送的器件；

从机：被主机寻址的器件；

多主机：同时有多于一个主机尝试控制总线但不破坏传输；

仲裁：是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使传输

不被破坏的过程；

同步：两个或多个器件同步时钟信号的过程。

I2C总线位传输

由于连接到I2C总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0

（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个

数据位就产生一个时钟脉冲。为了避免总线信号的混乱，要求各设备连接到总线的输出

端必须是开漏输出或集电极开路输出的结构。

I2C总线结构图

如上图所示，I2C是OC或OD输出结构，使用时必须在芯片外部进行上拉，上拉电

阻R的取值根据I2C总线上所挂器件数量及I2C总线的速率有关，一般是标准模式下R

选择10kohm，快速模式下R选取1kohm，I2C总线上挂的I2C器件越多，就要求I2C的

驱动能力越强，R的取值就要越小，实际设计中，一般是先选取4.7kohm上拉电阻，然

后在调试的时候根据实测的I2C波形再调整R的值。

串行时钟线应是双向的，作为控制总线数据传送的主机要通过SCL输出电路发送时

钟信号，同时要检测总线上SCL上的电平以决定什么时候发下一个时钟脉冲电平；作为

接受主机命令的从机，要按总线上的SCL的信号发出或接收SDA上的信号，也可以向

SCL线发出低电平信号以延长总线时钟信号周期。总线空闲时，因各设备都是开漏输出，

上拉电阻RP使ADA和SCL线都保持高电平。任一设备输出的低电平都使相应的总线信

号线变低，也就是说各设备的SDA是“与”关系，SCL也是“与”关系。

I2C总线上最多能挂I2C器件数

I2C总线上允许挂接I2C器件的数量由两个条件决定：

1).I2C从设备的地址位数。I2C标准中有7位地址和10位地址两种。如果是

7位地址，允许挂接的I2C器件数量为：27＝128，如果是10位地址，允许挂接

的I2C器件数量为：210＝1024，一般I2C总线上挂接的I2C器件不会太多，所

以现在几乎所有的I2C器件都使用7位地址。

2).挂在I2C总线上所有I2C器件的管脚寄生电容之和。I2C总线规范要求，

I2C总线容性负载最大不能超过470pF。

数据的有效性

SDA线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只I2C

位传输数据有效性

有在SCL线的时钟信号是低电平时才能改变

起始和停止条件

SCL线是高电平时，SDA线从高电平向低电平切换，这个情况表示起始条件；

SCL线是高电平时，SDA线由低电平向高电平切换，这个情况表示停止条件。

起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态起始和停

止条件，在停止条件的某段时间后总线被认为再次处于空闲状态。

如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始

条件（S）和重