第2讲-可编程逻辑器件pro.ppt

第2讲FPGA/CPLD结构与应用3.1概述3.1概述3.1概述3.2简单可编程逻辑器件原理3.2简单可编程逻辑器件原理3.2简单可编程逻辑器件原理3.2简单可编程逻辑器件原理3.2简单可编程逻辑器件原理3.2简单可编程逻辑器件原理3.2简单可编程逻辑器件原理3.2简单可编程逻辑器件原理3.3CPLD的结构与工作原理3.3CPLD的结构与工作原理3.3CPLD的结构与工作原理3.3CPLD的结构与工作原理3.3CPLD的结构与工作原理3.3CPLD的结构与工作原理3.3CPLD的结构与工作原理3.4FPGA的结构与工作原理3.5FPGA/CPLD产品概述3.5FPGA/CPLD产品概述3.5FPGA/CPLD产品概述3.5FPGA/CPLD产品概述3.6编程与配置3.6编程与配置3.6编程与配置3.6编程与配置3.6编程与配置3.6编程与配置3.6编程与配置习题3.6.2使用PC并行口配置FPGA图3-30PS模式的FPGA配置时序3.6.3FPGA专用配置器件图3-31EPCS器件配置FPGA的电路原理图3.6.4使用单片机配置FPGA图3-32用89C52进行配置**基本门组合电路时序电路图3-1基本PLD器件的原理结构图3.1.1可编程逻辑器件的发展历程PROM(ProgrammableReadOnlyMemory)PLA(ProgrammableLogicArray)PAL(ProgrammableArrayLogic)GAL(GenericArrayLogic)EPLDCPLDFPGA3.1.2可编程逻辑器件的分类图3-2PLD按集成度分类3.2.1电路符号表示图3-3常用逻辑门符号与现有国标符号的对照3.2.1电路符号表示图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示3.2.1电路符号表示图3-7PLD中或阵列的表示图3-8阵列线连接表示3.2.2PROM图3-9PROM表达的PLD阵列图3.2.2PROM图3-10用PROM完成半加器逻辑阵列3.2.3PLA图3-11PLA逻辑阵列示意图3.2.3PLA图3-12PLA与PROM的比较3.2.4PAL图3-16PAL的常用表示图3-15PAL结构KX康芯科技图3-17简单模式输出结构KX康芯科技图3-18MAX7128S的结构1．逻辑阵列块(LAB)2．宏单元MAX7000系列中的宏单元逻辑阵列乘积项选择矩阵可编程寄存器三种时钟输入模式全局时钟信号全局时钟信号由高电平有效的时钟信号使能用乘积项实现一个阵列时钟图3-19共享扩展乘积项结构3．扩展乘积项3．扩展乘积项图3-20并联扩展项馈送方式4．可编程连线阵列(PIA)图3-21PIA信号布线到LAB的方式KX康芯科技5．I/O控制块图3-22EPM7128S器件的I/O控制块3.4.1查找表逻辑结构图3-23FPGA查找表单元图3-24FPGA查找表单元内部结构KX康芯科技3.4.2Cyclone/CycloneII系列器件的结构与原理图3-25CycloneLE结构图3.4.2Cyclone/CycloneII系列器件的结构与原理图3-26CycloneLAB结构3.4.2Cyclone/CycloneII系列器件的结构与原理图3-27LAB阵列3.5.1Lattice公司CPLD器件系列1.ispLSI器件系列ispLSI1000E系列ispLSI2000E/2000VL/200VE系列ispLSI8000/8000V系列ispLSI5000V系列2.ispMACH4000系列3.LatticeECECP系列IspMACH4000Z、ispMACH4000V、ispMACH4000Z3.5.2Xilinx公司的FPGA和CPLD器