- 1、本文档共58页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
CPLD/FPGA结构与应用;1.概述;一、概述;1.2PLD出现的背景;1.3PLD器件的优点;1.4PLD的发展趋势;;1.5PLD器件的原理结构;1.6分类;1.7PLD简单原理;1.7.2电路符号表示;1.7PROM;图1-10PROM的逻辑阵列结构;图1-11PROM表达的PLD图阵列;实现的函数为:;1.8PLA;图1-13PLA逻辑阵列示意图;图1-14PLA与PROM的比较;1.9PAL;20;1.10GAL;GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元(OLMC)代替固定的或阵列。可以实现时序电路。;二、CPLD结构与工作原理;2.1CPLD的结构;2.1.1逻辑阵列块(LAB);;2.1.2可编程连线阵列(PIA);不同的LAB通过在可编程连线阵列(PIA)上布线,以相互连接构成所需的逻辑。在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络。CPLD中一般采用固定长度的线段来进行连接,因此信号传输的延时是固定的,使得时间性能容易预测。;2.1.3I/O控制块;2.2CPLD编程简介;计算机根据用户编写的源程序运行开发系统软件,产生相应的编程数据和编程命令,通过五线编程电缆接口与CPLD连接。;三、FPGA结构与工作原理;FPGA具有掩膜可编程门阵列的通用结构,它由逻辑功能块排成阵列组成,并有可编程的互连资源连接这些逻辑功能块以及相应的输入/输出单元来实现不同的设计。其中,FPGA的功能由逻辑结构的配置数据决定。工作时,这些配置数据存放在片内的SRAM或熔丝上。基于SRAM的FPGA器件,在工作前需要从芯片外部加载配置数据,配置数据可以存储在片外的EPROM或其他存储体。用户可以控制加载过程,在现场修改器件的逻辑功能,即所谓的现场可编程。;FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念,内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输入/输出模块IOB(InputOutputBlock)和内部连线(Interconnect)三个部分,FPGA的基本特点如下:
(1)采用FPGA设计ASIC电路,用户不需要投片生产,就能得到可用的芯片。;(2)FPGA可做全定制或半定制ASIC电路的中试样片。
(3)FPGA的内部有丰富的触发器和I/O引脚资源。
(4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
(5)FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。;可以说,FPGA芯片是??批量系统提高系统集成度、可靠性的最佳选择之一。
目前的FPGA品种很多,主要有:
XILINX公司的XC系列
ALTERA公司的STRATIX系列
TI公司的TPC系列等;FPGA是由存放在片内RAM中的程序来设置工作状态的,因此工作时需要对片内的RAM进行编程。掉电后,FPGA恢复成空白状态,内部逻辑关系消失。因此FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器,只需用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时,只需修改EPROM中的内容即可。这样,同一片FPGA,不同的编程数据,可以产生不同的电路功能。因此,FPGA的使用非常灵活。;3.2FPGA结构原理图;3.2.1可编程逻辑块(CLB);例:查找表型FPGA结构;查找表型FPGA的可编程逻辑块是查找表,由查找表构成函数发生器,通过查找表来实现逻辑函数。
查找表的物理结构是静态存储器(SRAM)。M个输入项的逻辑函数可以由一个2M位容量的SRAM实现,函数值存放在SRAM中。SRAM的地址线起输入线的作用,地址即输入变量值,SRAM的输出为逻辑函数值,由连线开关实现与其他功能块的连接。;查找表结构的函数功能非常强。M个输入的查找表可以实现任意一个有M个输入项的组合逻辑函数,这样的函数有2M个。用查找表实现逻辑函数时,把对应函数的真值表预先存放在SRAM中即可实现相应的函数运算。
;目前FPGA中多使用4输入的LUT,每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。下表是一个用LUT实现4输入与门的例子。
;44;从表可见,当4输入与门的输入端a,b,c,d变化时,对应的输出端也跟着变化,如果把与门输入端的4个管脚看作LU
文档评论(0)