我们根据三人表决器的直值表.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

我们根据三人表决器的直值表,可以通过卡诺图化简可以得到:

L2=SW1SW2+SW1SW3+SW2SW3

L1=_L2

那么我们可以在MAX+plusII中用原理图实现上面的三人表决器

下面仅把和VHDL不同的详细写下,相同或基本相同的就一带而过:

(1)打开MAX+plusII

(2)新建一个图形文件:File菜单new

新建文件时选择GraphicEditorfile

点OK(3)输入设计文件

我们现在在图形文件中输入电路,我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端,你可以Symbol-EnterSymbol(或者双击空白处)

弹出窗口

在SymbolName中输入and2,点OK

同样可以加入or3、input、output、not

对input、output,鼠标左键双击PIN_NAME,那么PIN_NAME被选中,并且变黑,然后输入你要改的名字,如SW1

把元件拖动到合适位置,将光标放到元件的引线出,可以发现光标变为十字星,此时摁住左键就可以进行连线。

最后的电路图如下图

(4)保存文件:

保存为majority_voter.gdf,AutomaticExtension选.gdf

把文件设为当前工程:FILE-PROJECT-SETPROJECTTOCURRENTFILE

MAX+PLUSII的标题条将显示新的项目名字

至此,程序输入就已经完成了。

(5)检查编译

指定下载的芯片型号

指定芯片的管脚

此时的图形为:

下图为SW1放大的图,其中majority_voter@41中前部分为设计的文件名,后面41为EPM7128SLC84-15的41脚,也就是说电路图中SW1被指定到EPM7128SLC84-15的41脚(而实验板上41脚被连接到指拨开关SW1上了,这样电路图上SW1就和实验板上的硬件SW1实现了连接)。

我们根据三人表决器的直值表,可以通过卡诺图化简可以得到:

L2=SW1SW2+SW1SW3+SW2SW3

L1=_L2

那么我们可以在MAX+plusII中用原理图实现上面的三人表决器

下面仅把和VHDL不同的详细写下,相同或基本相同的就一带而过:

(1)打开MAX+plusII

(2)新建一个图形文件:File菜单new

新建文件时选择GraphicEditorfile

点OK

(3)输入设计文件

我们现在在图形文件中输入电路,我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端,你可以Symbol-EnterSymbol(或者双击空白处)

弹出窗口

在SymbolName中输入and2,点OK

同样可以加入or3、input、output、not

对input、output,鼠标左键双击PIN_NAME,那么PIN_NAME被选中,并且变黑,然后输入你要改的名字,如SW1

把元件拖动到合适位置,将光标放到元件的引线出,可以发现光标变为十字星,此时摁住左键就可以进行连线。

最后的电路图如下图

(4)保存文件:

保存为majority_voter.gdf,AutomaticExtension选.gdf

把文件设为当前工程:

FILE

-

PROJECT

-

SETPROJECTTOCURRENTFILE

MAX+PLUSII

的标题条将显示新的项目名字

至此,程序输入就已经完成了。

(5)检查编译

本文来自:高校自动化网(W)详细出处参考(转载请保留本链接):/Html/xuekezhishi/EDAjishu/83070.html

libraryieee;

useieee.std_logic_1164.all;

entitybcdis

port(y:instd_logic_vector(2downto0);

led:outstd_logic_vector(6downto0));

endbcd;

architectureartofbcdis

begin

process(y)

begin

caseyis

when000=led=0111111;

when001=led=0000110;

when010=led=1011011;

when011=led=1001111;

when100=led=1100110;

when101=led=1101101;

when110=l

文档评论(0)

寒寒 + 关注
实名认证
内容提供者

好文件大家都可以分享

1亿VIP精品文档

相关文档