嵌入式系统及应用课程设计说明书格式范文.doc

山东建筑大学信电学院课程设计说明书

PAGE

PAGE1

山东建筑大学

课程设计说明书

题目：基于ARM的输入输出显示系统

课程：嵌入式系统及应用课程设计

院（部）：信息与电气工程学院

专业：电子信息工程

班级：电信072

学生姓名：韩海军

学号：2007081228

指导教师：高焕兵

完成日期：2010年9月

目录

摘要 II

1设计目的 1

2设计要求 1

3设计内容 1

3.1原理结构分析 1

3.2电源电路 2

3.3晶体振荡电路 3

3.4复位电路 3

3.5存储模块 4

3.6JTAG接口电路 6

3.7输入/输出电路 6

3.8初始化程序设计 7

总结与致谢 9

参考文献 10

3.3晶体振荡器电路

晶振电路用于向CPU及其它电路提供工作时钟。为了获得稳定的运行环境，将S3C4510B的CLKSEL置为高电平，即外部时钟输入直接作为系统时钟。根据S3C4510B的最高工作频率选择50MHz的有源晶振，不同常用的无源晶振，有源晶振的接法略有不。有源晶振的4脚接3.3V电源，1脚悬空，2脚接地，3脚为晶振的输出，晶振的输出端接一个小电阻(22欧姆)，对时钟信号去尖峰。该电路用于向S3C4510B和其他电路提供工作时钟。鉴于有源晶体振荡器在工作可靠性和精度上都要优于无源晶体振荡器，故在系统中使用了有源晶体振荡器。根据S3C4510B的最高工作频率及PLL电路的工作方式，选择10MHz的有源晶体振荡器，其频率经过S3C4510B内部PLL电路倍频后，最高可达50MHz。内部PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率。晶振电路如图所示。

3.4复位电路

复位电路可由简单的RC电路构成，也可使用其它的相对复杂，但功能更完善的电路。该电路主要完成系统的上电复位和系统运行时用户的按键复位功能，有助于用户调试程序。复位电路如图所示。

3.5存储模块

1、FLASH：

目前市面上主要有两种类型的FLASH芯片，即NORFlash和NANDFlash。Intel公司1988年提出了NORFlash芯片技术，NORFlash接口简单，使用独立的地址和数据线，具有快速的随机访问速度，但由于其结构限制，通常在小容量时才肯有明显的成本优势，嵌入式系统中通常使用NORFlash来存储容量较小的程序的启动代码。

本平台使用SST39VF160Flash存储器，SST39VF160是16M位的Flash存储器。工作电压为2.7V～3.6V，采用48脚TSOP封装或48脚FBGA封装，16位数据宽度，可以以8位（字节模式）或16位（字模式）数据宽度的方式工作。SST39VF160仅需3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对Flash进行编程、整片擦除、按扇区擦除以及其它操作。本设计中与FLASH连接的引脚为ADDR[21：0]、XDATA[31：0]、nRCS0、nOE、nWBE0、nRESFT。Flash存储器在系统中通常用于存放程序代码，系统上电或复位后从此获取指令并开始执行，因此，应将存有程序代码的Flash存储器配置到ROM/SRAM/FlashBank0，即将S3C4510B的nRCS0(Pin75)接至SST39VF160的CE#端。注意，此时应将S3C4510B的B0SIZE[1:0]置为“10”，选择ROM/SRAM/FlashBank0为16位工作方式。

2、SDRAM：

系统设计中S3C4510B与SDRAM连接的引脚为ADDR[21：0]、XDATA[31：0]、nSDCS0、nDWE、nSDRAS、nSDCAS、nWBE0、nWBE1、SDCLK、CKE。S3C4510B支持16位或32位的SDRAM。在S3C4510B中，可以通过寄存器设置，改变任一存储器组在编址空间里的地址映射。SDRAM是非线性结构的存储器，通过行、列地址寻址，内部采用组加阵列的寻址方式寻址。

SDRAM与SDROM

FLASH

3.6JTAG接口电路

JTAG（JointTestActionGroup－联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试，JTAG技术是一种嵌入式测试技术。通过JTAG接口可对芯片内部的所有部件进行访问，是开发调试嵌入式系统的一种简洁高效的手段。它有2种连接标准，即14针接口和20针接