半导体器件物理II-2.2按比例缩小.ppt

12.2按比例缩小本节内容MOSFET发展几种缩小方式完全按比例缩小方式中的参数变化缩小带来的问题：短沟道效应*12.2按比例缩小MOSFET发展若尺寸缩小30％，则栅延迟减少30％，工作频率增加43％单位面积的晶体管数目加倍每次切换所需能量减少65％节省功耗50％MOSFETIC的发展趋势：摩尔定律：芯片中的晶体管数每18~24个月左右会翻一翻，晶体管小型化，尺寸在缩小工艺特征尺寸（最小L）：0.25um→0.18um→0.13um→90nm→60nm→45nm→32nm→22nm→14nm最小沟长L`→kL，缩小因子k≈0.7，器件尺寸在缩小的同时，互联线的尺寸也在缩小尺寸缩小好处：提高集成度：同样功能所需芯片面积更小提升功能：同样面积可实现更多功能降低成本：单管成本降低改善性能：电容减小→电路延时减小，→速度加快；电源电压减小→器件的功耗降低完全按（恒定电场）比例缩小(FullScaling)尺寸与电压按同样比例缩小电场强度保持不变最为理想，但难以实现（器件阈值电压不能按比例缩小）恒压按比例缩小(FixedVoltageScaling)尺寸按比例缩小，电压保持不变L1um,常用，保持标准的5V电源电压电场强度随尺寸的缩小而增加，强场效应加重一般化按比例缩小(GeneralScaling)尺寸和电场按不同的比例因子缩小迄今为止的实际做法*12.2按比例缩小缩小方式*12.2按比例缩小完全按比例缩小:规则*12.2按比例缩小完全按比例缩小:结果按比例缩小的参数：尺寸与电压按同样比例缩小器件尺寸参数（L，tox，W，xj）：k倍掺杂浓度（Na，Nd）：1/k倍电压V：k倍对其他器件参数的影响电场E：1倍耗尽区宽度Xd：k倍电阻R（与L/W成正比）：1倍;总栅电容（与WL/tox成正比）:k倍漏电流I（与WV/L成正比):k倍对电路参数的影响器件密度（与WL成反比）：1/k2倍每器件功耗P（与IV成正比）:k2倍器件功率密度（每器件功耗/器件面积）（与IV/WL成正比）:1电路延迟时间（与RC成正比）：k倍*12.2按比例缩小完全按比例缩小:小结电压和尺寸不按同比例减小，电压缩小量小E随着工艺尺寸的缩小，一定程度上在增加沟道长度减小到一定程度后,缓变沟道近似不再成立，增加的电场会引起偏离长沟特性的一系列二级物理效应，统称为短沟道效应。包括：沟长缩短，VDS产生的高E→载流子速度饱和，跨导下降阈值电压VT随L的减小而下降，不再是常数亚阈特性退化，IDsub随L的减小而增加，器件关不断诱发器件发生各种击穿：栅氧击穿、漏衬雪崩、源漏穿通影响器件寿命的热载流子效应*12.2按比例缩小完全按比例缩小:小结为了提高器件性能，L要继续缩小，还必须要防止出现短沟道效应缩小原则：应使短沟道器件保持电学上的长沟道特性，标志：VDS3kt/e,弱反型区IDsub与VDS无关ID与1/L成正比长沟道特性最小沟长（经验公式）：L≥c1[rjtox(WS+WD)2]1/3c1为常数(0.4)，rj源漏结深，tox氧化层厚度，WS+WD源漏区耗尽层宽度之和浅结，薄栅氧，低电压或高掺杂有利于器件继续发展的技术（可延缓短沟道效应）：高K介质：放缓了器件对栅介质厚度缩小的需求，使缺陷减少，E减小FinFET(FD-SOI)器件的使用薄体区，减缓穿通，改善亚阈值摆幅，减小电路功耗