半导体器件物理II-1.5 CMOS（开关特性）-上课2017(1).ppt

CC*西安电子科技大学XIDIDIANUNIVERSITY第10章MOSFET基础10.5CMOS技术（开关特性）**半导体器件物理II

场效应器件物理**10.5开关特性本节内容MOS开关原理CMOS倒相器的工作原理开关时间和影响因素CMOS闩锁效应*XIDIANUNIVERSITY**10.5开关特性开关原理共源连接的MOS开关相当于一个反相器VIN=VDD，NMOS导通，CL通过NMOS放电，放电完成后，VDS≈0=VOUTVIN=0，NMOS截止，MOSFET处于截止区，RoffRL,VOUT≈VDD;反相器电路NMOS工艺：增强型NMOS作为负载，VGD=0(饱和态)，输出摆幅受限CMOS工艺：增强型PMOS作为负载，即CMOS反相器(均为增强性器件）DS=VDSVin=VGS增强型*10.5开关特性什么是CMOS？CMOS（Complementary互补CMOS）n沟MOSFET与p沟MOSFET互补实现低功耗、全电平摆幅数字逻辑电路的首选工艺10.5开关特性CMOS反相器符号图*CMOS反相器中的器件为增强型：VIN=VDD，Vout=0；NMOS导通,VGSN=VDDVTN，PMOS截止,,VGSP=VIN－VDD=0，VIN=0，Vout=VDD；PMOS导通,VGSP=VIN－VDD=－VDDVTP，NMOS截止,VGSN=0衬底接固定点位箭头在源端表示电流的方向10.5开关特性CMOS反相器：全电平摆幅*CLTCMOS反相器等效电路CLT：输出端对地总电容负载C:下级电路NMOS和PMOS的栅电容连线C,NMOS和PMOS的漏衬PN结C反相器：Vin在0和VDD之间跳变,Vout初始为0Vin从VDD跳变到0，P通N止，VDD通过PMOS给CLT充电,VDSP值越来越小PMOS从饱和区变化到线性区，直到VDSP=0,Vout=VDD=VOHVin从0跳变到VDD，N通P止，CLT通过NMOS对地放电，VDSN值越来越小NMOS从饱和区变化到线性区，直到VDSN=0,Vout=0=VOL全电平摆幅：VOH－VOL=VDD-0=VDD10.5开关特性CMOS反相器：抗干扰性*Vin=0，Vout=“1”；Vin=VDD，Vout=“0”.0VinVTN,Vout≈“1”(0.9VDD),VDD+VTPVinVDD,输出≈0(0.1VDD)Vin在0和VDD之间跳变过程p管导通N管导通：VTNVinVDD,0.5vVin2V0VinVTN,P通N止,输出≈“1”;VDD+VTPVinVDD,N通P止,输出≈“0”.输入信号即使略有失真(0VinVTN，VDD+VTPVinVDD),电路逻辑仍然正确VTNVinVDD+VTP的中间区域越窄越好，抗干扰性越强VTNVinVDD+VTP,两管同时导通,Vout由两管的分压决定大小:VGSVTP(-0.5),VGS=Vin–VDD,0VinVDD+VTP(2-0.5=1.5v)电压传输曲线VTCVoltageTransferCurve10.5开关特性CMOS电路：低功耗*静态功耗：反相器充放电完成后，Vin保持高或低不变，电路处于静态Vin=0，PMOS通NMOS止；Vin=VDD，NMOS通PMOS止静态时一管导通，另一管截止，不存在直流通路，ID=0静态功耗近似为零：Ps=VDD×ID,因存在小的泄露电流Ileak，Ps为较小值动态功耗：输入高低电平转换过程对CLT充放电的功耗(CVDD2f)+N、P两管同时导通的功耗[IDMVDDf(tr+tf)]减小电容CLT，降低电源电压VDD；减小高低电平转换的时间(tr+tf)10.5开关特性NMOS电压传输:VT损失*高电平VDD由PMOS传输到Vout，低电平0由NMOS传输到VoutNMOS传输高电平VDD会有VTN的损失?假定Vin=VDD，Vout初始为0，若VG从0跳变到VDDNMOS