8086cpu的基本总线周期中各个t状态的作用是什么.pdf

1处理器总线时序与系统总线。8086／8088CPU外部引脚信号；8086／808

5.18086/8088CPU有40条引脚，请按功能对它们进行分类？

【答】按功能可分为:地址总线:AD0～AD15,A16～A19,ALE,BHE;

数据总线:AD0～AD15,DEN,DT/R;

控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET.

5.28086/8088有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎

样产生？

【答】MN/MX引脚接至电源(+5V),则8086CPU处在最小组态（模式）;MN/MX引脚接地,

则8086CPU处在最大组态（模式）。

在最大模式下，需要用外加电路来对CPU发出的控制信号进行变换和组合，以得到对存储

器和I/O端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。

5.38086／8088CPU的地址总线有多少位？其寻址范围是多少？

【答】8086/8088CPU的地址总线均为20位,.8086/8088CPU的寻址范围为1MB;

5.4在8086／8088CPU工作在最小模式时，

（l）当CPU访问存储器时，要利用哪些信号？

（2）当CPU访问外设接口时，要利用哪些信号？

（3）当HOLD有效并得到响应时，CPU的哪些信号置高阻？

【答】（1）当CPU访问存储器时,要利用ALE(地址锁存允许信号输出)，(数据允许信号)，

(数据收发信号)，(存储器/输入输出控制信号输出)，（读信号输出），(写信号输出)，(高8

位数据总线充许)，NMI(非屏蔽中断输入引腿)。

（2）当CPU访问外设接口时,要利用当CPU访问存储器时,ALE(地址锁存允许信号输出)，

(数据允许信号)(数据收发信号)，(存储器/输入输出控制信号输出)，（读信号输出），写信

号输出，高8位数据总线充许，(中断响应信号输出)。

（3）当HOLD有效并得到响应时,CPU使地址/数据总线和控制状态线置高阻。

5.5若8086工作于最小方式，试指出当CPU完成将AH中的内容送到物理地址为9100H

的存储单元操作时，以下哪些引脚信号应为低电平：（总线周期的第一部分时间）、、、。

【答】,这两个信号为低电平.

5.6分析8086/8088CPU最大方式下的读操作时序。

【答】对于存储器读周期,在T1开始,8086发出20位地址信息和S0～S2状态信息.在T2

期间,8086将AD15～AD0切换为数据总线,8288发出有效的读存储器命令MRDC.在T3状

态开始时,8086采样READY,当READY有效时进入T4状态,8086读取在数据线上的数据,

到此,存储器读操作结束(I/O读周期与存储器读周期基本相同,只是I/O接口的速度较慢,通常

会在T3后插入TW等待状态).

5.78086/8088I/O的读/写周期时序与M读/写周期的主要差异是什么？

【答】在8086存储器周期中，控制信号M/IO始终为高电平；而在I/O周期中，M/IO始终

为低电平。

5.88086CPU工作在最小模式（单CPU）和最大模式（多CPU）主要特点是什么？有何

区别？

【答】最小模式:MN/MX+5V

,构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生,系统

中的总线控制逻辑电路,减少到最小;不需总线控制器8288；适用于单一处理机系统。

最大模式:MN/MX接地,用于大型(中型)8086/8088系统中,系统总是包含有两个或多个微处

理器,其中一个主处理器就是8086或8088.其它的处理器称协处理器,协助主处理器工作,需

要总线控制器来变换和组合控制信号，需总线控制器8288;适用于多处理机系统。

5.9总线周期的含义是什么?8086/8088的基本总线周期由几个时钟组成?如果一个CPU的

时钟频率为24MHz,那么,它的一个时钟周期为多少?一个基本总线周期为多少?如主频为

15MHz呢?

【答】总线周期:是计算机执行一条访问内存或端口的机器指令的时间；8086/8088的基本

总线周期由4个时钟周期T组成。

如果CPU的时钟频率为24MHz，那么它的一个时钟周期为41.5ns，一个基本总线周期为

166n