《计算机组成原理》课件第4章.pptVIP

2.新一代RISC机的主要特征和发展趋势

近年来RISC技术已在各种商品化的计算机中逐步成为主流芯片。进入20世纪90年代后，随着VLSI技术的发展，特别是CMOS工艺的飞速发展，涌现出了新一代的RISC微处理器芯片，它们的共同特点是：使用的主频越来越高，芯片上晶体管数量越来越多，芯片上的功能部件越来越多，芯片运算性能越来越高，片上指令Cache和数据Cache的容量越来越大，每个机器周期能同时启动的指令数逐步增长，普遍采用超标量、超长指令字及超流水技术，逐步采用动态转移预测技术等。表4.21列出了一些典型RISC微处理器芯片的主要特征，由于Pentium微处理器的核心也采用了RISC技术，故一并列在表中，以供参考。4.5.3退耦的CISC/RISC

退耦体系结构把CISC、RISC、超流水线和超标量设计的优点综合到单芯片设计上，它对x86用户有较好的软件兼容性。随着PentiumPro的开发，退耦体系结构已变得越来越

流行，并在PentiumⅡ、PentiumⅢ、Pentium4、PentiumM等CPU芯片中得到了广泛应用。这种体系结构既不采用纯RISC也不采用经典CISC，而是采用混合式的CISC/RISC体系

结构。退耦体系结构的基本思想是在CPU芯片中有一个前端部分，它将面向用户的x86代码转换成类似于RISC的微操作（μops），供后端的RISC核心去完成超标量和/或超流水线执行。这种结构就被称为退耦或混合的CISC/RISC体系结构。下面我们以PentiumPro处理器的核心部分来简要说明退耦CISC/RISC体系结构。

IntelPentiumPro直接执行x86CISC指令，但其芯片内部实现的就是如图4.18所示的退耦CISC/RISC体系结构。在前端，按序转换引擎的3个译码器（两个简单译码器和一个通用译码器）可并行译码3条x86指令，这些译码器将x86指令转换成5个类似于RISC的微操作，记为μops。两个简单译码器各自产生一个μops，而另一个通用译码器可将一条

复杂指令转换成1~4个μops。在后端，超标量执行引擎能在RISC核心中的5个执行部件上以乱序方式执行5个μops，这些μops先送到一个有40项的重排序缓冲器(ReOrderBuffer，ROB)中存储起来，直到所需的操作数变为可用时为止。PentiumPro的5个执行部件包括两个整数ALU、两个取/存部件和1个浮点部件。图4.18PentiumPro处理器的退耦CISC/RISC体系结构简图从ROB取出后，μops被发射到一个有20项的预约站(ReserveStation，RS)，它们在站中排队直到有所需的空闲执行部件时为止。设计允许μops无序执行，以使并行执行资源

处于繁忙状态，同时定长的μops在处理猜测、无序执行核心时比起复杂、可变长的x86指令来要容易得多。尽管PentiumPro微处理器内部的类RISC微操作是乱序执行的，但从微处理器整体上来看，它仍然采用的是按顺序取指，按顺序完成的指令调度策略。4.5.4后RISC

商品化微处理器中存在的一种逆向发展趋势是将越来越多的性能特性加到RISC微处理器中。某些加入的特性仍属于RISC类型，但许多其他加入的特性则明显地是非RISC或甚至

是属于CISC类型的。美国密西根（Michigan）州立大学的研究小组将所加入的非RISC特性称为后RISC。随着芯片尺寸的增加以及制造工艺和器件集成度等技术的发展，RISC处理器的设计者们已开始考虑如何使用这些芯片空间的方法。下面所列的方法是已为大多数微芯片设计者所采用的或是由包括密西根州立大学的研究小组在内的研究人员们提及的：

(1)加入更多的寄存器并修改CPU微体系结构以适合于多媒体应用；

(2)扩大片内高速缓存并使其工作时钟与处理器的一样快；

(3)使用附加的功能部件执行超标量或VLIW；

(4)增加更多的“非RISC”（但是快速的）指令；(5)使用片内支持技术以加速浮点操作；

(6)增加流水线深度或分段流水线间的缓冲能力；

(7)使用自适应转移预测和恢复方案；

(8)基于数据驱动原理，动态执行非程序顺序；

(9)在前端增加对硬件代码转换的支持；

(10)在转移事件之前开始猜测执行。

RISC微处理器在进入后RISC时代后，要获得进一步