SRAM存储器低延迟ECC加固设计.pdf

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

SRAM存储器低延迟ECC加固设计

摘要

当航空航天以及地面电子设备处于空间辐射环境中时,辐射粒子会对电子产品中的

存储器芯片造成干扰。由于受到单粒子效应(SingleEventEffect,SEE)和累积粒子的

影响,存储单元极易产生单粒子翻转(SingleEventUpset,SEU),形成软错误。然而,

随着集成电路工艺制程的不断缩小,导致多位翻转(MultipleBitUpset,MBU)发生概

率不断提升。因此,对存储器进行抗多位翻转加固设计具有

文档评论(0)

营销资料库 + 关注
实名认证
内容提供者

本账号发布文档部分来源于互联网,仅用于技术分享交流用,版权为原作者所有。 2,文档内容部分来自网络意见,与本账号立场无关。

1亿VIP精品文档

相关文档