原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
******数据线的连接：若一个芯片内的存储单元是8位，则它自身就作为一组，其引脚D0～D7可以和系统数据总线D0～D7或D8～D15直接相连。若一组芯片(4个或8个)才能组成8位存储单元的结构，则组内不同芯片应与不同的数据总线相连。地址线的连接：将用以“字选”的低位地址总线直接与存贮芯片的地址引脚相连，将用以“片选”的高位地址总线送入译码器。CPU总线的负载能力在设计CPU芯片时，一般考虑其输出线的直流负载能力，为带一个TTL负载。现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时就要加上缓冲器，）由缓冲器的输出再带负载。*二、存储器连接常用接口电路1、总线缓冲器缓冲器主要用于CPU总线的缓冲，以增加总线驱动负载的能力。2、地址锁存器常用的地址锁存器有带三态缓冲输出的74LS373，如图P115OE：为输出使能端。低电平时，锁存器输出；高电平时，输出呈高阻态。G：选通脉冲输入端。选通脉冲有效时，数据输入D0~D7被锁存。第29页，共42页。3、地址译码器常用的译码芯片有：74LS139（双2－4译码器）和74LS138（3－8译码器）等。第30页，共42页。输入输出允许选择G1G2CBAY0Y1Y2Y3Y4Y5Y6Y7╳1╳╳╳111111110╳╳╳╳1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110第31页，共42页。5.4.4存储器的寻址方法存储器的寻址方法寻址方式：片选：选择存储器芯片字选：选择存储器芯片片内的存储单元CPU地址线寻址连接片内地址线：低位地址线，实现字选片选地址线：高位地址线，实现片选片选的实现线选法译码法部分译码法全译码法5.4主存储器系统设计第32页，共42页。5.4.4存储器的寻址方法线选法连线方法：用除片内地址线外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。特点：线选法简单有地址重叠区：2（19~17）=23多芯片时：地址有可能不连续软件上必须保证这些片选线每次寻址时只能有一位有效，决不允许多于一位同时有效。令未用到的高位地
文档评论（0）