第3章组合逻辑电路1.pptVIP

例试用两片74LS283构成八位二进制数加法器。解：按照加法的规则，低四位的进位输出CO应接高四位的进位输入CI，而低四位的进位输入应接0。逻辑图如图所示。两片74283构成八位二进制加法器A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283A3A2A1A0CIB3B2B1B0S3S2S1S0CO742830第30页，共64页，星期日，2025年，2月5日⑸BCD码加法器BCD（BinaryCodedDecimal）码是用二进制代码分别表示十进制数各位的代码组合。由于每位十进制数最大为9，所以BCD码相加时，其值超过9的位必须通过减10或加6加以调整。因此BCD码相加时，其和有需要调整和不需要调整两种情况：一种和数为0-9，不需要调整；另一种和数为10-18，需要调整00110100+）01111100+）0110100100111+）01011100非BCD码需要调整第31页，共64页，星期日，2025年，2月5日图为一位BCD码并行加法器逻辑图。门G1、G2、G3用来产生加6的控制信号。当门G1、G2为1时，说明“和”输出端为10、11、12、13、14、15。当C5为1时，和数为16、17、18。A4A1A3A2S4S3S2S1FAB4C4FAB1C1FAB3C3FAB2C2G1G2≥1FAHAC5G3C5进位输出S4S3S2S1进位输入一位BCD码并行加法器=1由四位串行进位并行加法器和十进制调整电路组成。以上情形都需要向高位加法器传送进位信号C5，并对和S3、S2位加1，实现加6调整。要实现多位BCD码相加，可以用若干个此电路组成多位BCD码加法器。第32页，共64页，星期日，2025年，2月5日例：试用74LS283实现8421码的加法运算。两个一位8421码相加之和，最小数是0000+0000=0000；最大数是1001+1001=11000（8421码的18）。74LS283为四位二进制加法器。用它进行8421码相加时，若和数小于等于9时，无需修正（加0000），即74283输出为8421码相加之和。当和数大于等于十进制数10时，需加6予以修正，加0110。第33页，共64页，星期日，2025年，2月5日S3S2S1S000011110000100000000111010111110C=S3S2+S3S1A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283（2）A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283（1）十位≥1C个位A3A2A1A0B3B2B1B0用C作为控制端，C=0时不修正，C=1修正加0110。逻辑图如图所示。修正信号方程为C=CO+S3S2+S3S1逻辑图如图所示第34页，共64页，星期日，2025年，2月5日⒉二进制减法电路在计算机中，常常用加法器实现减法运算。二进制正、负数表示方法不同，实现减法运算的电路也不同。二进制正、负数的表示方法原码表示法补码表示法第35页，共64页，星期日，2025年，2月5日原码表示法原码表示法又称为符号-绝对值表示法。在二进制数最高位前增加一位符号位，符号位为0，表示是正数，符号位为1表示是负数。其余各位表示数的绝对值。如：A=+10010；B=－10010。[+10010]原=010010；[-10010]原=110010。第36页，共64页，星期日，2025年，2月5日补码表示法一个正数的补码与其原码相同。如一个二进制正数A=+10110的原码[A]原=[+10110]原=010110，[A]补=[+10110]补=010110一个负数的补码为在符号位1不变的前提下，绝对值取反加1。取反得反码。如110010原码101101反码101101反码+1加1101110补码第37页，共64页，星期日，2025年，2月5日也可以用2n-A的方法求出-A的补码。[－A]补=2n－A其中n为A的位数。例如[－13]10=[－1101]2，它的补码为：[－1101]补=24－1101=10000－1101=0011如-10010的补码为25-1001