第8章 数字时钟设计.pptVIP

第1页，共37页，星期日，2025年，2月5日1.多功能数字电子钟功能正常计时：秒（60）、分（60）、小时（24）计数；秒计时的频率为1Hz，数码管用动态扫描实时显示计时的小时、分、秒。整点报时：逢整点蜂鸣器在“59”分钟的第51、53、55、57秒发频率为512Hz的低音，在“59”分钟的第59秒发频率为1024Hz的高音。校时：1）校小时,显示小时数码管以4Hz的频率递增计数；2）校分,显示分数码管以4Hz的频率递增计数；3）校秒,秒清0。第2页，共37页，星期日，2025年，2月5日模60进制计数器模60进制计数器模24进制计数器CLK小时计时分计时秒计时CLK1S显示小时显示分显示秒CLK/60CLK/36001小时1分钟个位十位个位十位个位十位计时－－动显1.计时、显示电路RESET60/24进制计数器（VHDL)第3页，共37页，星期日，2025年，2月5日8位数码管动态显示1432088选一数据选择器→4位BCD码→产生选段码a~g信号；gfedcbaM2M1M3M4M5M6M7M8¨¨8路脉冲分配器→产生选位M8～M1信号；模8计数器→3－8译码器第4页，共37页，星期日，2025年，2月5日7段译码器3:8译码器模8clk1kd1[3..0]q[2..0]8:1MUXd7[3..0]b[3..0]M[8..1]a~g模8计数器→3－8译码器→8路脉冲分配器8位数码管动态显示模24clk1hzh[3..0]信号源CPLD芯片模60m[3..0]模60s[3..0]d0[3..0]d6[3..0]h[7..4]s[7..4]m[7..4]d2[3..0],d5[3..0]可定义为特殊字（“1111”）d3[3..0]d2[3..0]d4[3..0]d5[3..0]遇特殊字（“1111”）时显示‘－’（g=1)第5页，共37页，星期日，2025年，2月5日系统时钟1）秒计数时钟1Hz2)校时时钟4Hz3）动显扫描时钟1024Hz4）蜂鸣器时钟1024Hz蜂鸣器时钟512Hz3.报时、分频电路报时：整点前59分51，53，55，57秒输出512hz频率的时钟；59秒输出1k频率的时钟。第6页，共37页，星期日，2025年，2月5日4.系统框图报时控制电路显示控制电路计时器a~gclk1hz扫描显示电路cstchtcmtresetclk1kclk4hzclk1kclk512M1~M8蜂鸣器第7页，共37页，星期日，2025年，2月5日模块说明

时钟的设计共化分为6个模块：秒计数器（count60），分计数器（count601），小时计数器（count24），报警电路（bs），扫描电路（set），译码电路（led7）。下面具体分析各个模块的原理、内容和功能。第8页，共37页，星期日，2025年，2月5日1.秒计数器(count60)

能够实现60进制循环计数，带有复位端reset、手动调分功能端setmin和向分进位端c，受时钟上升沿信号控制，其文本语言（文件名：count60.vhd）为底层文本，图1为秒计数器的仿真波形图。第9页，共37页，星期日，2025年，2月5日LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNT60ISPORT(CLK,RESET,SETMIN:INSTD_LOGIC;SEC0,SEC1:OUTSTD_LOGIC_VECTOR(3DOWNTO0);C:OUTSTD_LOGIC);ENDCOUNT60;ARCHITECTUREONEOFCOUNT60ISSIGNALSEC0_T,SEC1_T:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALE_1,E_2:STD_LOGIC;BEGIN SEC0=SEC0_T;SEC1=SEC1_T;E_2=(SETMINandCLK);C=(E_1orE_2);第10页，共37