基于FPGA的频率测量计的设计.pptVIP

毕设题目：基于FPGA的频率测量计的设计

班级：

学生：

学号：

背景介绍

1.FPGA设计用软件根据功能要求直接定义硬件克服了单片机程序周期耗时的硬件限制，有更加快速的信号跟随处理速度

2.同时由于FPGA模块化设计，设计灵活，便于大规模集成。

设计目标

1.用FPGA为设计平台，设计一款频率计0~100MHz，标准频率为50MHz

2.采用硬件VHDL描述语言编写，QuartusII软件编译下载

3.杭州康芯公司FPGA芯片（型号为CycloneEP3C40Q240）

基本原理

频率：周期性信号在单位时间(1秒)内变化的次数。

采用直接测频法：闸门时间为1秒，信号跳变的次数进行计数F=N/T

整体结构设计

底层模块化设计

分频模块1t计数翻转

当VHDL文本编译成功后，

FilesCreatesymbolfiles

forcurrentfile

生成对应的实体

模块图，用于顶层设计

调用，混合输入

替代例化步骤

锁存器使数据显示更加平稳减少因计数或清零造成的数据抖动

数据的传送覆盖4位级联

顶层设计

建立顶层工程

将底层模块及VHDL文件加入

由于底层模块的功能的独立性

可以如同普通器件一样直接连接构成硬件电路

管脚定义下载

实物展示

谢谢