CN113838516B 用于纠错的设备、系统及方法 （美光科技公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN113838516B(45)授权公告日2025.07.01

(21)申请号202110451495.X

(22)申请日2021.04.26

(65)同一申请的已公布的文献号申请公布号CN113838516A

(43)申请公布日2021.12.24

(30)优先权数据

16/911,1972020.06.24US

(51)Int.CI.

G11C29/42(2006.01)

G11C29/12(2006.01)

(56)对比文件

CN111327331A,2020.06.23CN111986727A,2020.11.24审查员张佳培

(73)专利权人美光科技公司地址美国爱达荷州

(72)发明人中西琢也石川透荒井実成

(74)专利代理机构北京律盟知识产权代理有限责任公司11287

专利代理师彭晓文

权利要求书3页说明书14页附图9页

(54)发明名称

用于纠错的设备、系统及方法

(57)摘要

CN113838516B本公开揭示用于纠错的设备、系统及方法。存储器阵列可沿着读取总线及写入总线耦合到纠错码ECC电路。所述ECC电路包含读取部分及写入部分。作为掩码写入操作的一部分，可沿着所述读取总线将读取数据及读取奇偶校验读出到所述ECC电路的所述读取部分，且可通过所述ECC电路的所述写入部分沿着数据端子接收写入数据。所述ECC电路的所述写入部分可基于所述写入数据及所述读取数据来生成经修正写入数据，且可基于所述读取奇偶校验及所述经修正写入数据来生成经修正奇偶校验。所述经修正写入数

CN113838516B

解

108

CN113838516B权利要求书1/3页

2

1.一种设备，其包括：

存储体；

数据端子；

写入总线；

读取总线；

纠错码电路的写入部分，其经配置以从所述数据端子接收写入数据，基于所述写入数据生成奇偶校验位，及沿着所述写入总线将所述写入数据及奇偶校验数据提供给所述存储体；及

所述纠错码电路的读取部分，其经配置以沿着所述读取总线从所述存储体接收读取数据及读取奇偶校验，且基于所述读取数据及所述读取奇偶校验生成读取校验子信息，

其中所述纠错码电路的所述写入部分包含写入逻辑树且所述纠错码电路的所述读取部分包含读取逻辑树。

2.根据权利要求1所述的设备，其进一步包括第二存储体，其中所述写入总线共同地耦合到所述存储体及所述第二存储体，且其中所述读取总线共同地耦合到所述存储体及所述第二存储体。

3.根据权利要求1所述的设备，其中所述纠错码电路的所述读取部分包含校正电路，所述校正电路经配置以作为读取操作的一部分，基于所述读取数据、所述读取奇偶校验及所述读取校验子信息生成经校正读取数据。

4.一种设备，其包括：

存储体；

数据端子；

写入总线；

读取总线；

纠错码电路的写入部分，其经配置以从所述数据端子接收写入数据，基于所述写入数据生成奇偶校验位，及沿着所述写入总线将所述写入数据及奇偶校验数据提供给所述存储体；及

所述纠错码电路的读取部分，其经配置以沿着所述读取总线从所述存储体接收读取数据及读取奇偶校验，且基于所述读取数据及所述读取奇偶校验生成读取校验子信息，其中所述纠错码电路的所述写入部分以基于第一时钟信号的时序操作，且所述纠错码电路的所述读取部分以基于第二时钟信号的时序操作。

5.一种设备，其包括：

存储体；

数据端子；

写入总线；

读取总线；

纠错码电路的写入部分，其经配置以从所述数据端子接收写入数据，基于所述写入数据生成奇偶校验位，及沿着所述写入总线将所述写入数据及奇偶校验数据提供给所述存储体；及

所述纠错码电路的读取部分，其经配置以沿着所述读取总线从所述存储体接收读取数

CN113838516B权利要求书2/3页

3

据及读取奇偶校验，且基于所述读取数据及所述读取奇偶校验生成读取校验子信息，其中所述纠错码电路的所述读取部分包含错误突发检查电路，所述错误突发检查电路经配置以检查所述读取校验子信息是否有错误，且其中所述纠错码电路的所述写入部分包含奇偶校验编辑电路，所述奇偶校验编辑电路经配置以作为掩码写入操作的一部分，校正所述读取校