CN113489486B 片内晶振校准电路及校准方法 （青芯半导体科技(上海)有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN113489486B(45)授权公告日2025.07.01

(21)申请号202110586248.0

(22)申请日2021.05.27

(65)同一申请的已公布的文献号申请公布号CN113489486A

(43)申请公布日2021.10.08

(73)专利权人青芯半导体科技(上海)有限公司地址200120上海市浦东新区自由贸易试

验区祖冲之路2305号B幢608室(房产登记证为5层)

(72)发明人孙向向江国范

(74)专利代理机构上海智晟知识产权代理事务所(特殊普通合伙)31313

专利代理师张东梅

(51)Int.CI.

HO3L7/06(2006.01)

(56)对比文件

CN103116124A,2013.05.22CN205844782U,2016.12.28审查员刘长勇

权利要求书3页说明书9页附图2页

(54)发明名称

参考时钟待测芯片100

参考时钟

待测芯片100

时钟比较比较结果模块10

步长控厂

步长控制模块制信号状态控制

20模块30

校准信号

待校准晶振

40

待校准时钟

中控机台

控制接口

(57)摘要

本发明提供了一种片内晶振校准电路及校

CN113489486B准方法，包括：时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；步

CN113489486B

CN113489486B权利要求书1/3页

2

1.一种片内晶振校准电路，其特征在于，包括：

时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；

状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；以及

步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校准晶振提供校准信号，

所述时钟比较模块包括参考计数器，被配置为由参考时钟驱动以计数；待校准计数器，被配置为由待校准时钟驱动以计数；以及比较器，被配置为比较参考计数器的计数值和待校准计数器的计数值大小，以得到比较结果，

所述状态控制模块包括：控制模块，被配置为根据参考时钟和目标校准值的比较值，换算目标校准值对应的参考计数器的计数值，以供时钟比较模块将该计数值与待校准计数器的计数值进行比较；以及逐次逼近算法实现模块，被配置为通过检测时钟比较模块将该计数值与待校准计数器的计数值进行比较的结果，产生步长控制信号及实现状态转换；步长控制模块根据步长控制信号调节待校准晶振，以逐步缩小待校准时钟与目标时钟频率的误差，逼近目标时钟频率，

其中逐次逼近算法实现模块控制各个校准的状态且实现逐次逼近算法的状态转换，逐次逼近算法的实现步骤如下：

校准开始前，在待校准晶振的控制寄存器中存储待校准初始值；

时钟比较模块接收到校准开始指令后，开启第一次时钟比较；

若待校准初始值对应的计数值大于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟快于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调慢待校准晶振；以及

若待校准初始值对应的计数值小于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟慢于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调快待校准晶振；

根据第一次时钟比较的比较结果，以第一步长调整待校准初始值后，时钟比较模块进行多次时钟比较；

若逐次逼近算法实现模块判断得到，某次的比较结果与前次的比较结果相同则继续以相同方向进一步调整，否则转换状态减小步长后进行反方向调整。

2.如权利要求1所述的片内晶振校准电路，其特征在于，所述待校准晶振向时钟比较模块提供待校准时钟；

步长控制模块根据步长控制信号生成不同步长的校准信号；

步长控制模块将不同步长的校准信号提供至待校准晶振，以调节所述待校准晶振的时钟频率。

3.如权利要求2所述的片内晶振校准电路，其特征在于，还包括中控机台，中控机台被配置为执行以下动作：

通过IO接口向时钟比较模块提供参考时钟，以及

通过控制接口