CN111916397B 一种半导体器件制备方法以及半导体器件 （福建省晋华集成电路有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN111916397B(45)授权公告日2025.07.04

(21)申请号202010842754.7

(22)申请日2020.08.20

(65)同一申请的已公布的文献号申请公布号CN111916397A

(43)申请公布日2020.11.10

(73)专利权人福建省晋华集成电路有限公司地址362200福建省泉州市晋江市集成电

路科学园联华大道88号

(72)发明人张钦福冯立伟童宇诚

(74)专利代理机构北京聿宏知识产权代理有限公司11372

专利代理师吴大建陈敏

(51)Int.CI.

H10D84/03(2025.01)

H10D84/80(2025.01)

(56)对比文件

CN109065501A,2018.12.21

CN212695137U,2021.03.12

CN219066823U,2023.05.23

US2011169061A1,2011.07.14

审查员莫少卿

权利要求书3页说明书10页附图10页

(54)发明名称

一种半导体器件制备方法以及半导体器件

(57)摘要

CN111916397B本发明公开了一种半导体器件制备方法以及半导体器件，通过在基底上形成叠层结构，其中，基底包括单元阵列区、外围电路区以及位于单元阵列区与外围电路区之间的中间区域；在中间区域形成环绕单元阵列区外围的保护环沟槽；在叠层结构中第二介电层的上表面沉积第一绝缘材料形成第二支撑层，在保护环沟槽的底表面和侧壁沉积第二绝缘材料形成保护环结构；在单元阵列区形成电容结构。该方法通过先形成保护环结构，可以避免后续在单元阵列区形成电容结构时对外围电路区的蚀刻，另外，还可以支撑单元阵列区的电极结构、提高结构的稳定性，以及

CN111916397B

能。

在基底10上形成叠层结构，其中，叠层结构包括在基

底10上依次形成的第一介电层11、第一支撑结构12和第

二介电层13,基底10包括单元阵列区、外围电路区以及

位于单元阵列区与外围电路区之间的中间区域

在中间区域形成环绕单元阵列区外围的保护环沟槽16

在第二介电层13的上表面沉积第一绝缘材料形成第二支

撑层18,在保护环沟槽16的底表面和侧壁沉积第二绝缘

材料形成保护环结构17

在单元阵列区形成电容结构

S101

S102

S103

S104

CN111916397B权利要求书1/3页

2

1.一种半导体器件制备方法，其特征在于，包括：

在基底上形成叠层结构，其中，所述叠层结构包括在所述基底上依次形成的第一介电层、第一支撑结构和第二介电层，所述基底包括单元阵列区、外围电路区以及位于所述单元阵列区与所述外围电路区之间的中间区域；

在所述中间区域形成环绕所述单元阵列区外围的多个保护环沟槽；

在所述第二介电层的上表面沉积第一绝缘材料形成第二支撑层，在所述多个保护环沟槽的底表面和侧壁沉积第二绝缘材料形成保护环结构；所述保护环结构包括多个保护环，所述多个保护环沿着垂直于所述基底的方向延伸，且延伸深度不相同；

在所述单元阵列区形成电容结构。

2.根据权利要求1所述的方法，其特征在于，在所述中间区域形成环绕所述单元阵列区外围的多个保护环沟槽，包括：

在所述第二介电层上沉积光致抗蚀剂层；

图案化所述光致抗蚀剂层，以在所述中间区域形成至少一个第一刻蚀窗口；

基于所述第一刻蚀窗口对所述中间区域的第一介电层、第一支撑结构和第二介电层进行刻蚀，刻蚀至显露所述半导体器件的基底上表面停止，形成环绕所述单元阵列区外围的至少一个第一保护环沟槽。

3.根据权利要求2所述的方法，其特征在于，在所述中间区域形成环绕所述单元阵列区外围的多个保护环沟槽，还包括：

图案化所述光致抗蚀剂层，以在所述中间区域形成第二刻蚀窗口；

基于所述第二刻蚀窗口对所述中间区域进行刻蚀，形成环绕所述单元阵列区外围的第二保护环沟槽，所述第二保护环沟槽与所述第一保护环沟槽深度不同。

4.根据权利要求3所述的方法，其特征在于，形成环绕所述单元阵列区外围的第二保护环沟槽，包括：

形成环绕所述单元阵列区外围的多个第二保护环沟槽，其中多个所述第二保护环沟槽沿垂直于所述基底方向延伸且延伸深度不相同。

5.根据权利要求1所述的方法，其特征在于，在所述第二介电层的上表面沉积第一绝缘材料形成第二支撑层，在所述保护环沟槽的底表面和侧壁沉积第二绝缘材料形成保护环结构，包括：

在