CN110875194B 芯片封装结构的形成方法 （台湾积体电路制造股份有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN110875194B(45)授权公告日2025.07.04

(21)申请号201910585617.7

(22)申请日2019.07.01

(65)同一申请的已公布的文献号申请公布号CN110875194A

(43)申请公布日2020.03.10

(30)优先权数据

(51)Int.CI.

H01L21/50(2006.01)

H01L21/56(2006.01)

(56)对比文件

US2016233196A1,2016.08.11US2017365581A1,2017.12.21审查员赵迪

62/724,8382018.08.30US

16/242,3112019.01.08US

(73)专利权人台湾积体电路制造股份有限公司地址中国台湾新竹市

(72)发明人蔡柏豪洪士庭郑心圃翁得期

(74)专利代理机构隆天知识产权代理有限公司

72003

专利代理师谢强黄艳

权利要求书5页说明书9页附图9页

(54)发明名称

100(57)摘要本公开实施例提供一种芯片封装结构的形

100

(57)摘要

本公开实施例提供一种芯片封装结构的形成方法，包含：形成导电结构于基板之上；基板包含介电层和位于介电层中的布线层，且导电结构电性连接至布线层；形成第一模制层于基板之上并围绕导电结构；形成重分布结构于第一模制层和导电结构之上；以及将芯片结构接合至重分布结构。

CN

CN110875194B

T4

156

139

147

169

190

~214

210~

T5

174

132a132a132a132a

156-132、130~

172

176

CN110875194B权利要求书1/5页

2

1.一种芯片封装结构的形成方法，包括：

形成一布线层于一介电层中，其中该介电层由聚合物制成；

形成一导电结构于该介电层之上，其中该导电结构电性连接至该布线层；

形成一第一模制层于该介电层之上并围绕该导电结构和该介电层，其中该介电层的一底表面与该第一模制层的一底表面朝向相同的方向；

形成一重分布结构于该第一模制层和该导电结构之上；以及

将一芯片结构接合至该重分布结构以形成该芯片封装结构，其中该介电层的该底表面与该第一模制层的该底表面从该芯片封装结构暴露出来。

2.如权利要求1所述的芯片封装结构的形成方法，其中该第一模制层连续地覆盖该介电层的一表面及一侧壁，该表面面向该重分布结构，该侧壁邻近且围绕该表面。

3.如权利要求1所述的芯片封装结构的形成方法，还包括：

在将该芯片结构接合至该重分布结构之后，形成一导电凸块于该介电层之上，其中该介电层位于该导电凸块与该重分布结构之间。

4.如权利要求3所述的芯片封装结构的形成方法，其中该导电凸块直接接触该介电层中的该布线层。

5.如权利要求3所述的芯片封装结构的形成方法，其中该导电凸块在该介电层的切线方向上与该介电层的一部分重叠。

6.如权利要求3所述的芯片封装结构的形成方法，还包括：

在形成该导电凸块于该介电层之上之后，切穿该第一模制层和该重分布结构。

7.如权利要求6所述的芯片封装结构的形成方法，其中在切穿该第一模制层和该重分布结构之后，该第一模制层的一第一侧壁与该重分布结构的一第二侧壁共平面。

8.如权利要求1所述的芯片封装结构的形成方法，其中该导电结构穿过该第一模制层。

9.如权利要求1所述的芯片封装结构的形成方法，其中该重分布结构直接接触该导电结构与该第一模制层。

10.如权利要求1所述的芯片封装结构的形成方法，其中该芯片结构通过该重分布结构和该导电结构电性连接至该介电层。

11.一种芯片封装结构的形成方法，包括：

形成一布线层于一介电层中，其中该介电层由聚合物制成；

形成一导电结构于该介电层之上，其中该导电结构电性连接至该布线层；

形成一第一模制层于该介电层之上以围绕该导电结构，其中该介电层的一底表面与该第一模制层的一底表面朝向相同的方向；

移除该导电结构上方的该第一模制层；

形成一重分布结构于该第一模制层和该导电结构之上，其中该重分布结构直接接触该导电结构；

将一芯片结构接合至该重分布结构，其中该介电层的该底表面与该第一模制层的该底表面从该芯片封装结构暴露出来；

在接合该芯片结构之后，移除该介电层的一部分以形成复数个开口；以及

在该介电层的所述开口中形