2026《基于verilog语言的256QAM调制解调系统的模块FPGA实现案例》4100字.docxVIP

基于verilog语言的256QAM调制解调系统的模块FPGA实现案例

目录

TOC\o1-3\h\u26514基于verilog语言的256QAM调制解调系统的模块FPGA实现案例 1

178561.1FPGA及仿真工具简介 1

270271.1.1FPGA介绍 1

103621.1.2Verilog语言 2

318271.1.3Quartus及Modelsim 2

92971.2256QAM调制解调系统框图 3

86181.2.1256QAM调制框图 3

168371.2.2256QAM解调器框图 3

299371.2串并转换 4

197501.3星座映射 5

109571.6载波信号发生器 7

278261.5低通滤波器 9

116231.6载波恢复 11

213211.7采样判决 12

307361.8并串转换 13

69461.9小结 14

1.1FPGA及仿真工具简介

1.1.1FPGA介绍

在许多领域FPGA芯片都有广泛的应用，尤其是在数字通信领域当中，FPGA极强的实时性和并行处理能力能够完成对信号的实时处理[18]。随着无线通信的带宽更多的向CDMA等标准进行转移，以及高速数据传送网络对XDSL的要求越来越高，基于内嵌CPU/DSP的FPGASOC将有更为广阔的应用发展前途[18]。

以前观点认为FPGA在面对大规模的应用开发中的存在功耗和昂贵问题，只适合用来创建原型。然而现在看来，随着原材料成本的下降，且FPGA的性能越来越好。以前DSP存在过的一切优势都已没了。新的趋势已经表明，再与主流DSP的竞争当中，FPGA己经能够不用受到价格的约束。例如Xilinx公司的Spartan-3ADSP系列，它移入了高端Virtex5系列的DSP性能，而卖价最高才20美分[19]。因为FPGA的浮点运算性能拉远DSP运算性能几个数量级，而且对比相同价格的FPGA芯片，DSP芯片就要更贵。

从根本上讲DSP只适合于串行算法，且使用DSP搭建的多处理器系统其价格远远大于使用FPGA芯片搭建系统的价格，而且也仅仅只适合粗粒度的并行运算；但是FPGA却可以实现细粒度并行的运算。DSP和FPGA两者各有所长，现实生活当中，一两者经常配合使用，通常是利用FPGA的可重配置和高并行度作FIR、FFT等的协处理器，而用DSP作主处理器[19]。

基于FPGA的嵌入式系统不仅具有单片机嵌入式系统和其他微处理器所不具备的技术特性及优点，而且可以通过利用并行算法操作使其具备更高速的数字信号处理能力，从而为系统实时性的实现提供了更为有力的支持[20]。

1.1.2Verilog语言

VerilogHDL是一种硬件描述语言，使用verilogHDL语言来设计数字电路系统时，设计者需要从整体开始出发进而到局部的设计思想来实现自己的产品功能。比如本文要设计一个256QAM调制解调系统，这是我们先从顶层开始设计，完成该系统我们需要串并转换、星座映射、载波发生器、载波恢复、低通滤波器、星座逆映射、判决、并串转换等模块，最后将其组合在一起，完成256QAM调制解调系统的开发。

1.1.3Quartus及Modelsim

Modelsim可以实现功能仿真。在仿真时首先要添加管脚到modelsim中，并根据要求设定所要仿真的时间。在仿真通过后，我们可以查看各个管脚的值或者波形图。由于时间的关系，本文并没有将代码下载到FPGA上进行实物仿真，只进行到使用VerilogHDL硬件描述语言实现软件时序仿真这一步。

1.2256QAM调制解调系统框图

1.2.1256QAM调制框图

QAM调制端的框图如图1.1所示。产生的串行数字序列通过串并转换和星座图映射模块后变成两路数据流I、Q即同相和正交的两路数据流，分别与两路相互正交的载波信号相乘，再把两路信号相加就可得到已调的QAM信号。本文需要进行256QAM的调制解调，所以选取的电平数为8。

图1.1QAM调制系统框图

1.2.2256QAM解调器框图

通过第二章对QAM解调方法的分析决定采用数字解调的方式，而且同相I路和正交Q路可以利用并行处理的方式分别对其进行处理。QAM解调端的框图如图1.2所示。

图1.2QAM解调系统框图

根据图1.2可知，通过调制端的已调信号分别与由DDS(直接数字频率合成器)产生的本地载波产生的相互正交的两路载波相乘后，再经过低通滤波器滤除镜像频率。经过星座逆映射后的I路、Q路信号，将其通过并行串行转换后还原成二进制码流。

1.2串并转换

串并转换是将串行的二进制码流转换成并行的I路和Q路每一路为4bit，该模块