CN114446987A 半导体结构的制作方法以及半导体结构 （长江存储科技有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN114446987A(43)申请公布日2022.05.06

(21)申请号202210114496.X

(22)申请日2022.01.30

(71)申请人长江存储科技有限责任公司

地址430074湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人张丝柳郎陆广

(74)专利代理机构北京康信知识产权代理有限责任公司11240

专利代理师霍文娟

(51)Int.CI.

HO1L27/1157(2017.01)

HO1L27/11582(2017.01)

H01L23/544(2006.01)

HO1L21/66(2006.01)

权利要求书2页说明书8页附图5页

(54)发明名称

半导体结构的制作方法以及半导体结构

(57)摘要

CN114446987A本申请提供了一种半导体结构的制作方法以及半导体结构，该方法包括：提供具有器件区和参考区的衬底，器件区包括第一本体结构以及栅线狭缝，第一本体结构包括沿第一方向交替叠置的牺牲层和绝缘介质层；参考区包括第一阻挡部以及第二本体结构，第二本体结构包括沿第二方向交替叠置的牺牲部和第二阻挡部；将牺牲层的材料以及牺牲部的材料替换为导电材料，形成多个第一导电层以及多个第二导电层；去除部分的导电材料，使得第一导电层的裸露表面低于绝缘介质层的靠近栅线狭缝的表面，形成多个第一凹槽，使得第二导电层的预定表面低于第二阻挡部的预定表面，形成多个第二凹槽。该方法解决

CN114446987A

提供衬底，所述衬底上具有器件区和参考区，所述器件区包括第一本体结构以及位于所述第一本体结构中的栅线狭缝，所述第一本体结构包括沿第一方向交替叠置的牺牲层和绝缘介质层；所述参考区包括沿所述第一方向叠置的第一阻挡部以及第二本体结构，所述第二本体结构包括沿第二方向交替叠置的牺牲部和第二阻挡部，所述第一

方向平行于所述衬底的厚度方向，所述第二方向

垂直于所述衬底的厚度方向；

经所述栅线狭缝将所述牺牲层的材料替换为导电

材料，形成多个第一导电层，将所述牺牲部的材

料替换为导电材料，形成多个第二导电层；

去除部分的所述导电材料，使得在所述第二方向

上，所述第一导电层的裸露表面低于所述绝缘介

质层的靠近所述栅线狭缝的表面，形成多个第一

凹槽，且使得在所述第一方向上，所述第二导电

层的预定表面低于所述第二阻挡部的预定表面，

形成多个第二凹槽，其中，所述预定表面为远离

所述衬底的表面。

S102

S103

CN114446987A权利要求书1/2页

2

1.一种半导体结构的制作方法，其特征在于，包括：

提供衬底，所述衬底上具有器件区和参考区，所述器件区包括第一本体结构以及位于所述第一本体结构中的栅线狭缝，所述第一本体结构包括沿第一方向交替叠置的牺牲层和绝缘介质层；所述参考区包括沿所述第一方向叠置的第一阻挡部以及第二本体结构，所述第二本体结构包括沿第二方向交替叠置的牺牲部和第二阻挡部，所述第一方向平行于所述衬底的厚度方向，所述第二方向垂直于所述衬底的厚度方向；

经所述栅线狭缝将所述牺牲层的材料替换为导电材料，形成多个第一导电层，将所述牺牲部的材料替换为导电材料，形成多个第二导电层；

去除部分的所述导电材料，使得在所述第二方向上，所述第一导电层的裸露表面低于所述绝缘介质层的靠近所述栅线狭缝的表面，形成多个第一凹槽，且使得在所述第一方向上，所述第二导电层的预定表面低于所述第二阻挡部的预定表面，形成多个第二凹槽，其中，所述预定表面为远离所述衬底的表面。

2.根据权利要求1所述的方法，其特征在于，在去除部分的所述导电材料之后，所述方法还包括：

获取各所述第二凹槽在所述第一方向上的宽度；

根据各所述宽度，确定各所述第一凹槽的一致性情况。

3.根据权利要求1所述的方法，其特征在于，所述第二凹槽在所述第一方向上的宽度与所述第一凹槽在所述第二方向上的宽度的比值范围为1～2.5。

4.根据权利要求1所述的方法，其特征在于，提供衬底，包括：

在所述器件区形成第一预备本体结构，所述第一预备本体结构包括沿所述第一方向交替叠置的所述牺牲层和所述绝缘介质层；

形成沿所述第一方向贯穿所述第一预备本体结构并延伸至所述衬底的所述栅线狭缝。

5.根据权利要求1所述的方法，其特征在于，所述第一阻挡部与各所