4-栅极驱动输出驱动电路设计仿真训练.docx

栅极驱动输出驱动电路设计仿真训练

一、设计要求

输入信号为周期是100ns，幅值为0~20V的PWM波，输出信号分为上拉信号与下拉信号，①要求上拉电流不小于2A，下拉电流不小于3A；②要求通过设计驱动级的Buffer尺寸使上拉链路与下拉链路输出的电流方波信号存在一定的死区时间。

二、报告要求

1.搭建原理图。测试电路图；

2.用tran仿真观察上拉下拉两条链路的输出电电流大小，以及输出电流波形是否存在死区时间。

三、仿真训练参考

1.搭建输出驱动电路的原理图以及进行测试。

图SEQ图\*ARABIC1输出驱动电路原理图

需要搭建的如图1所示的原理图。

首先放置nmos与pm