2-栅极驱动电路死区时间电路设计仿真训练.docx

栅极驱动电路死区时间电路设计仿真训练

设计要求

当输入信号VIH、VIL同时为高时，控制同一桥臂上的两个功率器件的输出信号VOH、VOL不应同时为高。死区时间应尽量小。

报告要求

搭建原理图、测试电路图；

用tran仿真对电路进行仿真，观察输入信号同时为高的情况下输出信号是否同时为高并测量死区时间。

仿真训练参考

搭建死区时间电路的电路图以及测试电路图。

图1死区时间电路图

需要搭建如图1所示的电平移位原理图。

首先放置nmos和pmos。点击快捷键i键放置器件，如图2所示，在Library选择工艺库，cell选择需要的nmos和pmos。view选择symbol，width和length可