CN113838913B 分段式注入的自钳位igbt器件及其制作方法 （电子科技大学）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN113838913B(45)授权公告日2023.04.28

(21)申请号202111116036.2

(22)申请日2021.09.23

(65)同一申请的已公布的文献号申请公布号CN113838913A

(43)申请公布日2021.12.24

(73)专利权人电子科技大学

地址611731四川省成都市高新区(西区)

西源大道2006号

专利权人电子科技大学广东电子信息工程研究院

(72)发明人张金平i肖翔张琨张波

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

专利代理师敖欢

(51)Int.CI.

H01L29/06(2006.01)

HO1L29/739(2006.01)

HO1L21/331(2006.01)

(56)对比文件

CN109103257A,2018.12.28

CN108183130A,2018.06.19

US2017345905A1,2017.11.30CN107768436A,2018.03.06

US2019067469A1,2019.02.28

审查员穆晓龄

权利要求书3页说明书8页附图12页

(54)发明名称

分段式注入的自钳位IGBT器件及其制作方法

(57)摘要

CN113838913B本发明提供一种分段式注入的自钳位IGBT及其制作方法。在元胞右侧引入与发射极等电位的沟槽结构，在N型电荷存储层下方引入P型掺杂埋层，通过改变掩模版的开口，使高浓度的P型埋层呈间隔式分布，改善了在器件导通时高浓度P型埋层对阈值电压的不利影响，降低了导通电阻。在器件饱和时自偏置PMOS结构开启，CS层电势被钳位在一个较低的值，从而降低了IGBT的饱和电流。间隔式分布的高浓度P型埋层可以保证PMOS结构在高集电极电压下正常开启以钳位住CS层的电势，降低饱和电流，提高了器件的短路能力。在制备传统沟槽IGBT工艺方法的基础上，仅增加一张掩模版即可实现沿z方向呈分段式分

CN113838913B

14

14

15

CN113838913B权利要求书1/3页

2

1.一种分段式注入的自钳位IGBT器件，包括从下至上依次层叠设置的集电极金属(10)、P型集电区(9)、N型场阻止层(8)、N-漂移区(7),位于N-漂移区(7)上方的沟槽结构，所述沟槽结构包括栅介质层(13)、栅介质层(13)内的多晶栅电极(12)、位于多晶栅电极(12)上方的栅隔离介质层(11);

其特征在于：所述N-漂移区(7)上方具有P+埋层(6)、分离栅结构，所述分离栅结构包括分离栅介质层(15)、分离栅介质层(15)内的多晶分离栅电极(14);

以3维直角坐标系对器件的3维方向进行定义：定义器件从沟槽结构指向分离栅结构的方向为x轴方向、从沟槽结构指向N-漂移区(7)的方向为y轴方向、垂直于x和y的方向为z轴方向；

所述P+埋层(6)沿Z方向呈现间隔式分布，Z方向上相邻的P+埋层(6)之间的区域为N-漂移区(7);所述P+埋层(6)与沟槽结构及分离栅结构接触；所述P+埋层(6)及N-漂移区(7)上部具有N型电荷存储层(5);所述N型电荷存储层(5)上部具有P型基区(4);所述P型基区(4)上部具有N+发射区(2)、与N+发射区(2)接触的P+接触区(3);所述栅隔离介质层(11)上部、N+发射区(2)上部、P+接触区(3)上部、分离栅结构上部具有发射极金属(1);所述分离栅介质层(15)与发射极金属(1)之间短接；所述P+埋层(6)的浓度高于P型基区(4)的浓度；所述P+埋层(6)沿z方向的宽度大于或等于同水平面上相邻P+埋层(6)之间N-漂移区(7)的宽度；所述P+埋层(6)沿y方向的宽度小于N型电荷存储层(5)沿y方向的宽度。

2.根据权利要求1所述的一种分段式注入的自钳位IGBT器件，其特征在于：沿Z方向任意相邻的两个P+埋层(6)之间的N-漂移区(7)替换为P-埋层(16);所述P-埋层(16)沿Z方向的宽度小于或等于P+埋层(6)沿Z方向的宽度；所述P-埋层(16)的浓度小于或等于P型基区(4)的浓度，P-埋层(16)沿y方向的宽度和P+埋层(6)沿y方向的宽度相同。

3.根据权利要求1所述的一种分段式注入的自钳位I