芯片设计联合研发协议.docxVIP

芯片设计联合研发协议

一、协议主体

本协议由以下双方于___年_月__日签订：

甲方（委托方）：________________________________________

法定代表人：_______________

注册地址：________________

乙方（研发方）：________________________________________

法定代表人：_______________

注册地址：________________

二、合作目标

（一）项目名称

项目定义为”____纳米级高性能低功耗处理器芯片联合研发项目”（简称”本项目”）。

（二）技术目标

实现基于_架构的多核异构处理器设计，主频不低于_GHz，功耗低于_瓦，支持_位指令集，并通过____工艺制程流片验证。

三、合作方式

（一）资源投入

甲方提供研发经费共计人民币_万元，分三期支付：首期_%于协议生效后15个工作日内支付；二期_%于设计验证阶段支付；尾款_%于流片验收后支付。

乙方投入核心技术团队不少于_名资深工程师，并提供_纳米工艺PDK工具包及EDA仿真环境。

（二）责任划分

甲方负责晶圆代工资源对接及测试封装协调；乙方承担前端架构设计、RTL编码及后端物理实现，双方共建验证平台并共享测试向量库。

四、知识产权

（一）权属约定

背景知识产权归属原始提供方。本项目新增知识产权采用交叉许可模式：架构设计专利由双方共有（甲方55%/乙方45%），物理层布局专利归乙方所有，系统级验证方法专利归甲方所有。

（二）使用限制

未经另一方书面许可，任何方不得将合作成果用于第三方商业项目，保密期为协议终止后十年。

五、里程碑管理

（一）研发阶段

定义四个关键节点：规格冻结（协议生效后_天）、FPGA原型验证（前节点后_天）、GDSII交付（前节点后_天）、封装测试报告（流片后_天）。

（二）交付物管理

乙方需在每阶段结束前提交经双方签字的验证报告及全套设计数据库。如遇工艺波动等不可抗力，需在七个工作日内提交书面调整方案。

六、保密义务

（一）保密范围

涵盖技术文档（含DFT方案及时序约束）、商业数据（成本预算及供应商清单）、实验数据（PVT仿真报告及硅后测试日志），均需标注密级标志。

（二）泄密责任

违约方按项目总经费的30%支付罚金，并承担消除影响所产生的一切费用。

七、违约责任

（一）研发迟延

逾期超过三十日按日计罚未完成部分价值的千分之二，超过九十日守约方可单方终止协议。

（二）重大瑕疵

如因乙方设计导致流片失败，乙方需在六十日内返还对应研发经费并承担50%重制费用；若因甲方指定工艺缺陷，甲方需承担全部重制成本。

八、协议终止

（一）正常终止

于最终验收报告签署后自动终止，或经双方协商书面解除。

（二）强制终止

任何方破产清算或被吊销执照时，另一方有权立即终止协议，不影响已产生知识产权分割。

九、争议解决

因本协议产生的争议应提交_仲裁委员会，按现行有效的仲裁规则进行终局裁决，仲裁地为_市。

十、协议生效

本协议经双方法定代表人或授权代表人签署并加盖公章后生效，正本一式四份具有同等效力。

甲方签署

法定代表人/授权代表：________________（签章）

（签署日期：____年__月__日）

乙方签署

法定代表人/授权代表：________________（签章）

（签署日期：____年__月__日）