CN108777257B 用于集成电路晶体管器件的背侧源极漏极接触及其制作方法 （意法半导体公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN108777257B

(45)授权公告日2023.08.01

(21)申请号201810483416.1

(22)申请日2015.01.19

(65)同一申请的已公布的文献号申请公布号CN108777257A

(43)申请公布日2018.11.09

(30)优先权数据

14/298,0002014.06.06US

(62)分案原申请数据

201510026032.32015.01.19

(73)专利权人意法半导体公司地址美国得克萨斯州

(72)发明人J·H·张W·克利迈耶

(74)专利代理机构北京市金杜律师事务所11256

专利代理师王茂华张昊

(51)Int.CI.

H01L27/092(2006.01)

H01L29/417(2006.01)

H01L21/8238(2006.01)

H01L21/28(2006.01)

(56)对比文件

US2005056892A1,2005.03.17US2004140500A1,2004.07.22

US2005242392A1,2005.11.03US2007187751A1,2007.08.16US2012139080A1,2012.06.07US2010123190A1,2010.05.20US2010264488A1,2010.10.21US2011156140A1,2011.06.30

审查员王旭

权利要求书2页说明书8页附图20页

(54)发明名称

用于集成电路晶体管器件的背侧源极-漏极接触及其制作方法

(57)摘要

CN108777257B24本发明的各个实施例涉及用于集成电路晶体管器件的背侧源极-漏极接触及其制作方法。集成电路晶体管形成在衬底上和在衬底中。用金属材料至少部分地填充在衬底中的沟槽，以形成埋置在衬底中的源极(或者漏极)接触。衬底进一步包括外延生长在源极(或者漏极)接触上方的源极(或者漏极)区域。衬底进一步包括与源极(或者漏极)区域相邻的沟道区域。在沟道区域的顶上设置栅极电介质并且在栅极电介质的顶上提供栅极电极。衬底优选地是绝缘体上硅(SOI)

CN108777257B

24

CN108777257B权利要求书1/2页

2

1.一种集成电路，包括：

包括绝缘层和半导体层的衬底，所述衬底包括延伸穿过所述半导体层、并且进入但部分地穿过所述绝缘层的沟槽；

金属材料，所述金属材料至少部分地填充所述沟槽，以在所述衬底内形成源极接触，所述源极接触具有顶表面并且被介电层包围；

外延半导体材料源极区域，所述外延半导体材料源极区域具有位于与所述源极接触的所述顶表面接触的结中的底表面，所述结包括MIS类型的接触；

外延半导体材料沟道区域，位于所述外延半导体材料源极区域附近；

栅极电介质，位于所述沟道区域之上；以及

栅极电极，位于所述栅极电介质之上。

2.根据权利要求1所述的集成电路，其中所述外延半导体材料源极区域从所述半导体层外延生长，并且其中所述外延半导体材料沟道区域从所述半导体层外延生长，并且其中所述沟槽具有延伸穿过所述半导体层并进入所述绝缘层的深度。

3.根据权利要求1所述的集成电路，其中所述介电层使所述源极接触与所述绝缘层和基础衬底层隔离。

4.根据权利要求1所述的集成电路，还包括位于所述源极接触的所述顶表面处的硅化物区域，所述外延半导体材料源极区域的所述底表面与所述硅化物区域接触。

5.根据权利要求1所述的集成电路，其中所述介电层使所述源极接触与所述衬底隔离。

6.根据权利要求5所述的集成电路，还包括电容器，所述电容器具有作为第一电极的所述源极接触和作为电容器电介质的所述介电层。

7.根据权利要求1所述的集成电路，其中所述衬底具有底表面并且还包括从所述底表面延伸进入所述衬底中的导电元件。

8.根据权利要求1所述的集成电路，还包括从所述栅极电极上方延伸的栅极接触，以与所述栅极电极电接触。

9.根据权利要求8所述的集成电路，其中所述栅极接触横向延伸超过所述栅极电极。

10.一种用于形成集成电路的方法，包括：

形成延伸进入包括绝缘层和半导体层的衬底中的沟槽，其中所述沟槽延伸穿过所述半导体层，并且进入但部分地穿过所述绝缘层；

用金属材料部分地填充所述