CN104247004A 半导体晶片的制作方法 （阿尔塔科技半导体公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN104247004A

(43)申请公布日2014.12.24

(21)申请号201380013617.0

(22)申请日2013.03.08

(30)优先权数据

12007532012.03.12FR

(85)PCT国际申请进入国家阶段日2014.09.11

(86)PCT国际申请的申请数据

PCT/FR2013/0504912013.03.08

(87)PCT国际申请的公布数据

WO2013/135999FR2013.09.19

(74)专利代理机构北京戈程知识产权代理有限公司11314

代理人程伟王锦阳

(51)Int.CI.

HO1L21/768(2006.01)

(71)申请人阿尔塔科技半导体公司地址法国蒙博诺圣马丹

(72)发明人J·维蒂耶洛J-L·德尔凯里

权利要求书2页说明书6页附图2页

(54)发明名称

半导体晶片的制作方法

(57)摘要

CN104247004A本发明涉及一种半导体晶片(1)的制作方法，所述半导体晶片包括从晶片的主表面(2)延伸的导电过孔，所述过孔的形状因数大于5,所述晶片(1)包括介电层(6),所述方法包括：通过深刻蚀，在半导体晶片(1)中产生至少一个凹部(5),所述凹部从晶片(1)的主表面(2)延伸且具有大于5的形状因数，凹部包括侧表面；在所述凹部中形成至少一个介电层(6),包括在受控压强反应器中的两次处理，其中一次所述处理包括在凹部的侧表面上亚常压化学气相沉积电介质，该化学沉积是在低于400℃的温度下、高于100Torr的压强下于所述反应器中进行的，另一所述处理包括在凹陷的侧表面上等离子增强化学气相沉积电介质，该化学沉积是在低于20Torr的压强下于

CN104247004A

CN104247004A权利要求书1/2页

2

1.一种半导体晶片(1)的制作方法，所述半导体晶片包括从所述晶片的主表面(2)延伸的导电贯通过孔，所述过孔的形状因数大于5,所述晶片(1)包括介电层(6),所述方法包括：

通过深刻蚀，在所述半导体晶片(1)中形成形状因数大于5、从所述晶片(1)的所述主表面(2)延伸的至少一个通孔(5),所述通孔包括侧表面(5a),

通过在受控压强下于反应器中进行两次处理，在所述通孔(5)中形成至少一个介电层(6),其中一次所述处理包括在所述通孔(5)的所述侧表面(5a)上亚常压化学气相沉积电介质，该化学沉积是在低于400℃的温度下、高于100Torr的压强下于所述反应器中进行的，另一所述处理包括在所述通孔(5)的所述侧表面(5a)上等离子增强化学气相沉积电介质，该化学沉积是在低于20Torr的压强下于所述反应器中进行的；以及

以导电材料(8)填充所述通孔，从而形成过孔。

2.根据权利要求1所述的方法，其中所述导电材料(8)包括铜或钨，所述电介质包括二氧化硅，并且所述半导体晶片(1)包括单晶硅。

3.根据以上权利要求之一所述的方法，其中所述介电层(6)具有40%以内的基本上圆柱状的侧表面。

4.根据以上权利要求之一所述的方法，其中亚常压化学气相沉积是在等离子增强化学气相沉积之前在所述半导体晶片(1)上进行的。

5.根据以上权利要求之一所述的方法，其中所述两次处理中的至少一次处理是以高于250nm/min的沉积速率，优选300nm/min的沉积速率进行的。

6.根据以上权利要求之一所述的方法，在形成所述介电层(6)之后包括：在所述介电层(6)上形成金属层(7),所述金属层(7)形成阻挡所述导电材料(8)扩散的屏障，所述金属层包括Ti、TiN、Ta、TaN、Ru中的至少一种。

7.根据以上权利要求之一所述的方法，其中亚常压化学气相沉积是在介于200和400℃之间，优选介于250和350℃之间的温度下进行的。

8.根据以上权利要求之一所述的方法，其中亚常压化学气相沉积是在介于100和600Torr之间，优选介于200和400Torr之间的压强下进行的。

9.根据以上权利要求之一所述的方法，其中亚常压化学气相沉积和/或等离子增强化学气相沉积是在介于500和2000mg/min之间，优选介于1000和1500mg/min之间的前驱体流量下进行的。

10.根据以上权利要求之一所述的方法，其