《三维集成电路 第12部分：内部缺陷无损检验方法》标准立项修订与发展报告.docxVIP

《三维集成电路第12部分：内部缺陷无损检验方法》标准立项修订与发展报告

三维集成电路第12部分：内部缺陷无损检验方法标准发展报告

EnglishTitle:DevelopmentReportonStandardforThree-DimensionalIntegratedCircuits—Part12:NondestructiveTestingMethodforInternalDefects

摘要

随着集成电路技术向高密度、高性能方向演进，三维集成电路（3DIC）凭借其垂直堆叠、异质集成等优势，成为突破摩尔定律瓶颈的关键技术路径。然而，三维集成电路内部结构复杂，包含硅通孔（TSV）、微凸点（micro-bump）、重布线层（RDL）等关键组件，其制造过程中的内部缺陷（如空洞、裂纹、分层、未对准等）直接影响器件可靠性和成品率。当前，针对三维集成电路内部缺陷的无损检测方法缺乏统一标准，导致检测结果可比性差、质量控制难度大。本报告基于国家标准计划《三维集成电路第12部分：内部缺陷无损检验方法》（计划号：2025007666），系统梳理了该标准的制定背景、技术内容、适用范围及实施意义。标准由全国集成电路标准化技术委员会（TC599）归口，工业和信息化部（电子）主管，主要起草单位包括工业和信息化部电子第五研究所、中国电子技术标准化研究院、浙江清华柔性电