指令级并行处理课件.pptVIP

第八章指令級並行處理 8.1指令級並行概述 8.2多發射結構 8.3指令級並行的編譯技術 8.3.1軟體流水方法 8.3.2循環體展開8.3指令級並行的編譯技術 8.3.1軟體流水方法 例1：在一臺2發射處理機上執行下列程式。 Do I=1，N A(I)=A(I)*B+C Enddo 假定記憶體訪問Read(讀)Write(寫)用一個週期。 每一個算術操作Mul、Add需二個週期，執行一次迭代需要6個週期。如下： 指令級並行處理8.1指令級並行概述 8.1.1指令級並行處理 過去25年，微機性能差不多每年以50%的速度提高： （1）由於電路速度的改進，占年增長率一半不到。 （2）8位?16位?32位?64位，CISC?RISC； （3）片上cache，FLPH/W，圖形加速H/W； （4）採用流水技術 （5）電路的集成度也以每年40%的比例增長10年來： 微處理器的週期從100?200ns?少於4ns，大約降低了25倍； DRAM的訪問時間從150?180ns?60?80ns，大約3倍，需要用cache來彌補。 指令級並行處理（ILPP，Inst