数字逻辑与电路设计（新形态版） 课件 第6--10章 集成触发器--- Verilog电路设计.pptx

第六章集成触发器

触发器是一种存储元件，在电路中用来记忆电路过去的输入情况。一个触发器具有两种稳定的状态,一个称之为0状态，另一种称之为1状态。在任何时刻,触发器只处于一个稳定状态,当触发脉冲作用时,触发器可以从一种状态翻转到另一种状态。分类：按触发方式：电平触发器、脉冲触发器和边沿触发器按结构：基本R-S触发器、电平S-R触发器、主从触发器、维持阻塞触发器、边沿触发器等按逻辑功能方式：R-S触发器、J-K触发器、D触发器、T触发器

6.1基本R－S触发器基本R－S触发器可由两个与非门交叉耦合组成，其逻辑图和逻辑符号如下：QRSQRDSDQQ

若原状态：输出仍保持：11001010