FPGA 工程师岗位逻辑设计考试试卷及答案.docVIP

FPGA工程师岗位逻辑设计考试试卷及答案

FPGA工程师岗位逻辑设计考试试卷及答案

一、填空题（共10题，每题1分）

1.FPGA的全称是__________。

2.可编程逻辑块的英文缩写是__________。

3.FPGA常用的非易失性配置芯片类型是__________（举一种）。

4.Verilog中阻塞赋值的符号是__________。

5.Verilog中非阻塞赋值的符号是__________。

6.时序逻辑电路中最常用的基本单元是__________。

7.组合逻辑电路的特点是输出仅与__________有关。

8.FPGA时钟约束中常用的时间单位是__________。

9.跨时钟域传输多bit数据的常用方法是__________。

10.Verilog中定义模块的关键字是__________。

答案：

1.Field-ProgrammableGateArray

2.CLB

3.SPIFlash

4.=

5.=

6.触发器

7.当前输入

8.ns

9.异步FIFO

10.module

二、单项选择题（共10题，每题2分）

1.FPGA与CPLD的主要区别在于存储结构，FPGA采用（）。

A.EEPROMB.SRAMC.FlashD.ROM

2.Verilog中，wire类型用于表示（）。

A.寄存器变量B.组合逻辑信号C.整数D.参数

3.以下属于时序逻辑电路的是（