IC 后端设计工程师考试试卷及答案.docVIP

IC后端设计工程师考试试卷及答案

填空题（10题，每题1分）

1.Floorplan的主要目的是规划芯片的______和模块布局。

答案：面积

2.ClockTreeSynthesis的英文缩写是______。

答案：CTS

3.DesignRuleCheck的全称对应的中文是______。

答案：设计规则检查

4.TimingClosure的核心目标是满足______约束。

答案：时序

5.PowerGating技术主要用于降低芯片的______功耗。

答案：静态

6.Routing分为globalrouting和______routing两个主要阶段。

答案：detailed

7.StaticTimingAnalysis的英文缩写是______。

答案：STA

8.IRDrop过大会导致电路______异常。

答案：功能

9.DesignForTestability的全称对应的中文是______。

答案：可测试性设计

10.芯片中的金属层通常用M1、M2...表示，其中______层一般用于局部连线。

答案：M1

单项选择题（10题，每题2分）

1.以下哪个工具不是常用的IC后端设计工具？（）

A.CadenceInnovusB.SynopsysICCompilerIIC.MatlabD.MentorCalibre

答案：C

2.以下哪种技术可以减少时钟skew？（）

A.C