《VerilogHDL负责数字电路设计（AI助学版）》课件 9 - 3 基于ROM的信号发生器.pptxVIP

9.6基于ROM的信号发生器ROM定义了三个参数，word_width、word_depth和addr_width分别表示ROM字的宽度、深度和地址的宽度moduleRom(A,Q,CEn,OEn,clk);parameterword_width=8,word_depth=1024,addr_width=10;input[addr_width-1:0]A;inputOEn,CEn,clk;output[word_width-1:0]Q;reg[word_width-1:0]Q;reg[word_width-1:0]mem[word_depth-1:0];always@(posedgeclk)if(OEn==0CEn==0)Q=mem[A];initial$readmemh(rom.hex,mem);endmodule//文本文件rom.hex的内容0987654321…

9.6基于ROM的信号发生器rom.hex中可以存放word_depth个宽度为word_width的十六进制数。这些数可以进行编辑修改。根据设计要求，修改word_width、word_depth和addr_width参数值和rom.hex文件中的内容，用时钟clk，设计一个计数器，