《VerilogHDL负责数字电路设计（AI助学版）》课件 13 - 1 门延时.pptxVIP

13.1门延时;下降延迟：下降延迟是指门的输出从1，x，z变化位0所需的时间;在VerilogHDL中，使用三种不同的方法说明门的延迟：

如果只指定了一种延迟值，所有类型的延迟部都用这个延迟值

指定了两个延迟值，则它们代表上升延迟和下降延迟，两者中的小者为关断延迟

指定了三个延迟值，则它们分别代表上升延迟、下降延迟和关断延迟

未指定延迟值，那么默认延迟值为0;对每种类型的延迟还可以指定其最小值、最大值和典型值。在仿真一开始时就决定选择使用哪一种延迟值（最小值/最大值/典型值）。延时与集成电路制造工艺有关，真实的器件延迟总是在最大值和最小值之间的范围内变化，在建立器件模型时要确定器件延迟的最小值/最大值/典型值。三种延迟值与器件实际工作的环境相关联，器件工作环境是指环境温度和供电电压两个指标。三种延迟值具体定义为：

最小值：电压为最??值、温度为最低值，器件所对应的延时

典型值：电压为标称值、温度为常温值，器件所对应的延时

最大值：电压为最低值、温度为最高值，器件所对应的延时

;利用CANDENCE公司的Verilog-XL仿真器进行后仿真时，用户可以使用选项+maxdelays，+typdelays和+mindelays选择延时的值。通过这种方法，VerilogHDL用户可以灵活地对设计中的各种类型的延迟（上升/下降/关断）使用三个不同的具体数值，不必修改设计就可以使用不同的