cadencePCB设计与制版.pdfVIP

Lgxer整理资料之CadencePCB设计与制版 CadencePCB CadencePCB CCaaddeenncceePPCCBB 设计与制板 关键词：Cadence,PCB, 设计 SPB15.2CD1～3，安装1、2，第3为库，不安装 一、 License安装： 设置环境变量lm_license_file D:\Cadence\license.dat 修改license中SERVERyyhANY5280为SERVERzengANY5280 二、用Design EntryCIS(Capture)设计原理图 进入Design EntryCISStudio 设置操作环境\Options\Preferencses: 颜色：colors/Print 格子：GridDisplay 杂项：Miscellaneous常取默认值 配置设计图纸： 设定模板：\Options\DesignTemplate:（应用于新图） 设定当前图纸\Options\SchematicPage Properities 创建新设计 创建元件及元件库 File\New\Library(...\Labrary1.OLB) Design\NewPart...(NewPartProperties) Partsper1/2/..(封装下元件的个数) PakageType:（只有一个元件时，不起作用） Homogeneous:复合封装元件中（多个元件图组成时）每个元件图都一样（default适用于标准逻辑） Heterogeneous:复合封装元件（多个元件图组成时）中使用不一样的元件图(较适用于大元件) 一个封装下多个元件图，以View\nextpart(previouspart)切换视图 PartNumbering: Alphabetic/numeric Place(PIN...Rectangle) 建立项目File\New\Project Schematic\newpage(可以多张图： 单层次电路图间，以相同名称的“电路端口连接器”offconnector连接 层次式电路图：以方块图（层次块Hierarchical Block...）来代替实际电路的电路图，以相同名称 Port的配对内层电路，内层电路之间可以多张，同单层连接。 绘制原理图 放置元器件：Place 元件：Part（来自Libraries,先要添加库） 电源和地（powergnd） 连接线路wire bus：与wire之间必须以支线连接，并以网标(netalias)对应（wire 0，D1D7;bus[0..7] 数据总线和数据总线的引出线必须定义netalias 修改元件序号和元件值 创建分级模块（多张电路图） 平坦式（单层次）电路：各电路之间信号连接，以相同名称的offconnector连接 注：文章出自EEC电子电工网 Lgxer整理资料之CadencePCB设计与制版 层次式电路图：以方块图（层次块HierarchicalBlock...）来代替实际电路的电路图，以相同名称 Port的配对内层电路，内层电路之间可以多张，同单层连接。 标题栏处理： 一般已有标题栏，添加：Place\TitleBlock（） PCB层预处理 元件的属性 编辑元件属性 在导入PCB之前，必须正确填写元件的封装（PCBFootprint） 参数整体赋值（框住多个元件，然后EditProperties） 分类属性编辑 EditPrope