第13讲LP设计方法学设计流程EDA工具.pptVIP

ECSM的精度 各公司LP EDA工具简介 主流EDA公司都推出了针对LP设计的平台和流程 在LP设计流程的每一环节中，都进行功耗优化 为了方便工具相互使用，提出了两个比较主流的文件格式用来传递和功耗有关的信息 统一功耗格式（UPF） 通用功耗格式（CPF） 各种LP技术在EDA中应用情况 工艺、器件、电路级、逻辑级研究比较成熟 得到应用 RTL级逐渐研究清楚 逐渐应用 体系等高层级 靠设计者 LP设计流程－Synopsys Synopsys的集成设计流程 早期功耗估算 RTL级功耗预综合 据此可选择不同结构和算法 功耗分析和优化 Power Compiler 低功耗解决方案 晶体管级功耗分析， 用于全定制设计部分的功耗估算 建库工具 用来自动、高效率地建立带精确功耗信息的库单元 PowerArc PowerArc 用来自动、高效率地建立带精确功耗信息的库单元 PowerArc建库机理－功耗建模 外部节点的动态功耗 节点电容充放电，通常占总功耗的60-80% 内部节点充放电功耗和短路功耗 单元内部Vdd到ground的功耗，以及单元内部节点的跳变功耗 内部功耗模型由库开发者以内部能量look-up tables形式提供。与输入/输出pin的状态有关 通常占总功耗20-40% NanoSim 功能 用于全定制设计部分的功耗分析 晶体管级的功耗分析工具 PrimePower 功能 门级全芯片动态功耗分析工具，支持百万门以上的设计 能提供高精度的深亚微米和纳米器件的功耗验证 可在很短时间内，精确分析cell-based designs的功耗，能提供功耗分析细节 使用环境 嵌入工业标准的verilog和VHDL仿真器中使用 如VCS，Verilog-XL和ModelSim 支持的库 支持符合工业标准的可综合库 支持含有不可综合单元（如memories和I/O pads）的全芯片动态功耗分析 PrimePower特点 兼容工业标准的高层次仿真工具 易于嵌入已有设计流程 能进行功耗建模 capacitive switching, short-circuit and static power 能进行功耗仿真 complex gates, I/O pads and megacells 具备高精度算法 考虑了cell state dependency, multiple loads, partial swings and nonlinear dynamic ramp effects 具备高速功耗分析引擎 考虑了glitches, multiple transitions, unknown and high-impedance states 能输出 瞬态能量直方图，平均功耗和峰值功耗 提供精确的功耗行为模型 图形化分析环境 PowerCompiler 功能 功耗预评估 让设计者可以更好的规划功耗分布 低功耗优化 使用环境 嵌入Design Compiler/Physical Compiler之中 与Design Compiler共享相同的GUI、commands、constraints和 libraries 可同时优化时序、功耗和面积 PrimeRail 电源网络分析、验证工具 借助如下工具，可对存储器和模拟电路进行精确建模 Star-RCXT，HSPICE，NanoSim，PrimeTime 可以在若干层级进行静态和动态IR降分析，优化电源网络 最准确的分析结果是从版图中提取出寄生信息、并考虑去耦合电容和封装寄生的影响后分析的结果 PrimeRail 可以进行门级和晶体管级的静态和动态IR降和EM分析 精度与HSPICE比偏差1-2％以内 分析速度快 其他特点 由HSPICE自动生成带电流波形的功耗库 支持Hierarchical和flat的分析 Vector-free和vector-based的动态分析 嵌入式电源网格的提取 去耦合电容和封装RLC(resistance, inductance, capacitance)分析 压降和EM的图 支持多电压、电源门控等LP技术的分析 等 Galaxy Power Synopsy公司的评价 “A complete power management and power integrity sign-off solution for power efficient design” 它隶属于Galaxy Design Platform Galaxy Power 解决动态和泄漏功耗 功耗、面积、速度同时优化 LP优化贯穿自顶向下的整个设计流程 降低功耗2X－10X 解决与功耗（电源线）相关的失效问题 提供动态IR降和电迁移分析 针对130nm及以下