具有软件模拟FIFO缓冲区的串口通信模块设计.pdfVIP

具有软件模拟 FIFO 缓冲区的串口通信模块设计 中科院等离子体物理研究所 魏永清 万宝年 A Serial-communication Module with Simulated FIFO Buffers (Institute of Plasma Physics)Yongqing W. Baonian W. 摘要 本文通过介绍嵌入式处理器串口通信的特点，针对 RAM 空间有限的小系统，提出了 一种具有软件模拟 FIFO 缓冲区的串行口通信模块，并详细说明了模块设计的方法。 关键字 串口通信 模拟FIFO 缓冲区 模块化 中图分类号 TP368.1 文献标识码 B Abstract : After introducing the characteristics of serial communication, this article proposes a serial-communication module with simulated FIFO buffers to RAM limited embedded-systems, and then explains the design in detail. Keywords: Serial-communication, Simulated FIFO Buffers, Modularization 串行口，以其占用硬件资源少、编程控制简单等特点，广泛应用于串并转换、串行通信 等场合，用户使用串行口时只需要进行诸如转换速率、字符长度等简单配置即可令其工作， 因此它几乎成为各型号嵌入式处理器的标准外设。但由于其硬件结构相对简单，在实际应用 中，考虑到软件的执行效率、使用的方便性及软件的可维护性，必须对串口控制程序进行精 细而又巧妙的模块化设计才可以满足需求。本文结合在 HT －7 测控系统中数据通信模块的 设计经验，通过对串行口硬件资源管理方法及数据流处理方式的讨论，提出了具有软件模拟 先入先出（FIFO ）缓存区的串口通信模块的设计方法。 1、串行口的管理 一般的嵌入式处理器，如 Intel51 系列和 AVR 系列，其串行口都不具有硬件缓冲区结构， 所以在发送或接收一个字符后，必须及时对串行口硬件资源进行管理，否则会出现因为没有 及时向发送寄存器写入字符而造成通信的中断、或因为没能及时读取接收缓冲区致使已接收 字符被覆盖而造成数据丢失的问题。嵌入式处理器的串行口对应有中断源和可供查询的标志 位来反映其工作状态，在进行串行口控制程序设计时，可利用这两个特性，采用标志位查询 或中断的方式实现对串行口的管理。标志位查询的方法，就是通过测试标志位有没有被置位， 来判断串行口正在处理的一个数据是否已被完整的发送或接收，然后根据标志位的收发类型 读出已经接收的数据或写入新的发送数据。例如下面采用查询方式的 C51 串行口接收程序。 void Uart_Send(void) { unsigned char i =0,*Pt =RXBuf; while(i MAX_LENGTH) { while(!RI); //等待接收标志位置位 RI =0; //复位标志位准备接收下一字符 *Pt =SBUF; //读取已接收的数据 …… Pt ++; i++; } } 完成一次发送或接收操作后，串行口会触发硬件中断，开放该中断即可在串口中断处理中完 成对硬件资源的控制。以 51 系列单片机为例，中断处理方式的串行口管理代码如下： void Uart_Process(void) interrupt SIO_VECTOR { unsigned char RXChar,TXChar; if(RI) //判断是否有接收完成中断 { RI =0; //复位接收中断标志，为下一次中断作