一种模拟掺杂涨落对亚100nmMOSFET器件阈值电压波动影响的新方法.docVIP

一种模拟掺杂涨落对亚100nmMOSFET器件阈值电压波动影响的新方法.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种模拟掺杂涨落对亚100nm MOSFET器件 阈值电压波动影响的新方法 A New Method to Simulate Random Dopant Induced Threshold Voltage Fluctuations in Sub-100nm MOSFET 信息科学技术学院 微电子系 殷俊 摘要 本文提出了一种基于ISE(Integrated Systems Engineering)8.0模拟掺杂涨落对亚100nm MOSFET阈值电压涨落影响的新方法。与以往的方法相比,本方法第一次实现了对沿垂直于沟道表面方向杂质非均匀分布的MOSFET器件阈值电压涨落的模拟,而且不仅考虑了离子数目的涨落,还考虑了离子在沟道中位置的涨落。所得到的结果也更接近于实际情况。准确性与速度有了很大的提高。 我们使用此方法模拟了亚100nm MOSFET器件的阈值电压的平均值VT和均方差VT随栅氧厚度tox、沟道长度Leff和沟道宽度Weff的变化情况,并与其他方法的模拟结果进行了比较。 关键词:掺杂,涨落,MOSFET,非均匀,阈值电压,数值计算 Abstract A new method that studies random doping induced threshold voltage fluctuations in sub-100nm MOSFET by using ISE( Integrated Systems Engineering) 8.0 is presented.Compared with methods used before,this method realizes simulation of the threshold voltage of MOSFET that has a non-uniformed doping profile in the channel for the first time.In this method,not only the fluctuation in the dopant number,but in the dopant position is considered.Besides,this method has a great improvement in the accuracy and speed. This method was used to simulate the mean threshold voltage VT and standard deviation VT of sub-100nm MOSFET.The relationship between VT、VT and tox、Leff、Weff was also presented.In the end,the results were compared with the results of other methods. Index Terms:dopant,fluctuation,MOSFET,non-uniform,threshold voltage,numerical computation I.引言 MOSFET的阈值电压是控制MOSFET性能的最重要的参数之一,阈值电压的波动会引起MOSFET一系列电学特性的波动,从而给电路设计带来许多问题。从现有的报道来看,同一个芯片内阈值电压的涨落主要由两部分引起,掺杂和栅氧厚度,而栅氧厚度的影响只在其厚度特别小时,特别是到了1nm以下,由于栅氧只有几个原子层的厚度,造成各个位置厚度的不均匀,才会比较显著地体现出来[1];而掺杂的影响在大尺寸时就有所体现,且随着器件尺寸的缩小影响越来越大。 阈值电压的涨落已经成为MOSFET等比例缩小所面临的一个关键性问题。在数字电路中,由于Vdd的降低,使得阈值电压的涨落VT对电路的性能的影响已经不可忽视;在许多精确的模拟和数模转换电路中,如D/A转换电路[3]、存储阵列的读出放大器电路[4]等,阈值电压的涨落也是制约电路设计的重要因素[2]。因此掺杂涨落问题目前是国际上研究的一个热点。在这种背景下本论文对掺杂涨落的问题进行了深入的研究,具有较高的学术意义和实用价值。 在现代集成电路制造工艺中,一般通过离子注入改变掺杂浓度来调整MOSFET的阈值电压,使其满足设计要求。但由于在

文档评论(0)

docindoc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档