三维VLSI互连寄生电容提取研究进展.pdfVIP

第 15 卷 第 1 期 计算机辅助设计与图形学学报 Vol . 15 ,No . 1 2003 年 1 月 JOURNAL OF COMPUTERAIDED DESIGN COMPUTER GRAPHICS J an . , 2003 　 三维 VL SI 互连寄生电容提取的研究进展 喻文健 　　王泽毅 (清华大学计算机科学与技术系 　北京 　100084) 摘 要 　随着 VLSI 电路集成密度急剧增长及特征尺寸不断缩小 ,互连寄生参数提取已成为集成电路辅助设计中 的一个研究热点. 目前 ,三维互连寄生电容提取的研究得到广泛关注 ,并取得了很大进展. 针对这一热点 ,结合作者 的研究工作 ,对三维电容提取方法进行综述 ,详细阐述国内外的相关研究进展情况. 重点介绍间接 、直接边界元方 法 , 以及维度缩减技术和区域分解法等半解析方法. 关键词 　VLSI ;互连寄生参数 ; 电容提取 ;数值算法 中图法分类号 　TN47 Research Progress on 3D VL SI Parasitic Capacitance Extraction Yu Wenj ian 　Wang Zeyi ( Dep artment of Comp uter Science Technology , Tsinghua University , Beij ing 　100084) Abstract 　　In the deepsubmicron VLSI circuits , with the feature size scaled down and device density in creased , parasitic parameter extraction has become one of the research focuses in the field of electronic design automation . Main methods and technology of 3D parasitic capacitance extraction are discussed . Corresponding research progress and important results in this field are also presented . Key words 　VLSI ; parasitic parameter ; capacitance extraction ; numerical method 关的算法研究和软件开发才十分活跃. 在当前电路 1 　引　　言 工作频率下 ,寄生电容的提取最受关注 ,并且其研究 成果可应用到寄生电阻、衬底耦合等寄生效应的分 在VLSI 电路中 , 随着半导体工艺的发展 ,互连 析之中. 寄生效应对电路性能的影响越来越大. 当前 , 国际上 寄生电容提取的方法大体可分为两类 :解析模型 已采用先进的0 . 18～0 . 25 μ m 工艺 ,使互连线延迟成 法与数值模拟法. 解析模型法以理论分析、实验测量 为影响电路总延迟的关键因素. 随着特征尺寸的持 或数值模拟的结果为基础 ,通过插值及曲线拟合等方 续减小 ,互连线延迟占总延迟的比例将进一步增大. 法得到解析模型公式. 它计算速度快 ,但精度较低 ,难 此外 ,互连寄生效应对电路的串扰 、功耗和稳定性也